课程导入：射频系统架构、混频器/滤波器/振荡器的角色与整体设计流程
射频（RF）系统设计是无线通信、雷达、卫星导航、电子对抗等领域的核心工程活动。当我们拆开一台手机、一部基站或一台频谱仪，其射频前端电路本质上是在完成信号的频率变换、频谱净化和本振激励三大任务。这三项任务分别由混频器（Mixer）、滤波器（Filter）和振荡器（Oscillator）承担。理解这三者在系统架构中的位置、相互之间的约束关系以及整体设计流程，是进入射频硬件设计实战的第一步。本章将建立系统级视角，明确各模块的接口指标、设计边界和级联预算方法，为后续各章节的深入设计打下基础。
1.1 射频系统架构：从天线到基带的信号链路
射频系统的核心任务是在尽可能小的信号失真和噪声恶化下，将天线接收到的微弱电磁波转换为基带数字信号，或将基带数字信号转换为大功率射频信号经天线发射。以最常见的超外差（Super-Heterodyne）架构为例，接收链路依次经过低噪声放大器（LNA）、镜像抑制滤波器、下变频混频器、中频（IF）滤波器、中频放大器和ADC。发射链路则从DAC输出的中频信号开始，经过上变频混频器、驱动放大器、功率放大器（PA）和谐波滤波器后送至天线。
在这一架构中，混频器负责频率搬移，将射频信号与本地振荡器（LO）信号相乘，产生和频与差频分量；滤波器负责频谱净化，在混频前后抑制镜像频率、带外干扰、谐波和杂散；振荡器则提供频率基准和本振信号，其相位噪声和频率稳定度直接决定整个链路的信噪比和误码率。三者相互依存：振荡器的相位噪声会通过混频器叠加到信号上，滤波器的矩形系数决定了混频器对镜像抑制的要求，而混频器的线性度又限制了滤波器可以容忍的干扰电平。
1.2 三大模块的角色定位与核心指标
为了在后续章节中深入讨论各模块的设计方法，首先需要明确每个模块在系统中的角色和关键性能指标。下表总结了三大模块的核心功能、典型指标和系统级影响。
| 模块 | 核心功能 | 关键指标 | 对系统性能的影响 |
|---|---|---|---|
| 混频器 | 频率搬移（下变频/上变频） | 转换增益、NF、IIP3、LO-RF隔离度、镜像抑制 | 决定灵敏度（NF）、动态范围（IIP3）、杂散水平 |
| 滤波器 | 频谱选择与杂散抑制 | 插入损耗、带宽、矩形系数、带外抑制、群时延 | 决定选择性、灵敏度（损耗影响NF）、信号失真 |
| 振荡器 | 产生本振信号/频率基准 | 相位噪声、频率调谐范围、温漂、推压系数、谐波 | 决定信噪比（相位噪声）、频率精度、系统稳定性 |
从系统预算的角度看，接收链路的级联噪声系数（NF）由第一级LNA决定，但混频器的NF和滤波器的插入损耗会逐级累加。例如，若LNA增益为15dB、NF为1.5dB，混频器NF为8dB，则级联NF约为2.1dB；若滤波器插损为2dB且位于LNA之前，则系统NF直接恶化至3.5dB。因此，滤波器在LNA之前必须采用低插损设计，而在混频器之后则可以容忍较高插损以换取更好的选择性。
1.3 整体设计流程：从需求到验证
射频系统的设计流程通常遵循“需求分解→频率规划→链路预算→模块选型/设计→仿真验证→PCB实现→调试测试”的闭环路径。以下是每个阶段的核心任务：
- 需求分解：明确通信标准（如5G NR、Wi-Fi 6E）、频段、带宽、灵敏度、最大发射功率、EVM/ACLR等系统指标。
- 频率规划：选择IF频率、LO频率范围，绘制频率变换表，检查镜像频率、半中频干扰、交调产物是否落入带内。
- 链路预算：从天线端到ADC/DAC逐级计算增益、NF、IIP3、P1dB，确保系统灵敏度和线性度满足指标。
- 模块设计/选型：根据预算结果确定混频器拓扑（有源/无源、单/双平衡）、滤波器类型（SAW/BAW/LC/腔体）和振荡器方案（VCO+PLL或DDS+混频）。
- 仿真验证：使用ADS、Cadence或SystemVue进行电路级和系统级协同仿真，重点验证相位噪声对EVM的影响、滤波器群时延对信号失真的影响。
- PCB实现与调试：关注布局布线、接地、屏蔽和电源去耦，调试时使用频谱仪和信号源逐级检查增益、频谱纯度和本振泄漏。
1.4 案例拆解：2.4GHz ZigBee接收前端设计
为将上述概念落地，我们以一个2.4GHz ZigBee接收前端为例，展示从需求到模块指标分解的完整过程。ZigBee标准要求接收灵敏度为-97dBm（PER<1%），信道带宽2MHz，相邻信道抑制≥30dB。
初始现象与约束：采用超外差架构，IF选择16MHz（常用低成本陶瓷滤波器频率）。天线端接收到的信号经LNA放大后进入混频器，LO频率为2.416GHz（2.432GHz-16MHz）。此时镜像频率为2.448GHz，需要镜像抑制滤波器在2.448GHz处提供≥40dB抑制。
关键输入数据：LNA增益15dB、NF1.8dB、IIP3+5dBm；混频器采用无源双平衡拓扑，转换损耗7dB、NF7dB、IIP3+12dBm；IF滤波器插损3dB、3dB带宽2MHz、在±2MHz处抑制30dB。
分析判断过程：级联NF计算：NF_total = 1.8 + (7-1)/(15/1) + (3-1)/(15/1-7/1) ≈ 1.8+0.4+0.3 = 2.5dB。系统灵敏度 = -174dBm/Hz + 2.5dB + 10log(2MHz) + SNR_required(约5dB) = -174+2.5+63+5 = -103.5dBm，优于-97dBm要求，余量6.5dB。线性度方面，IIP3_total ≈ +5dBm（LNA主导），可承受的最大带外干扰约为-35dBm，满足典型ZigBee共存场景。
实际操作步骤：① 在ADS中搭建链路仿真模型，设置各模块S参数和NF参数；② 仿真级联NF和IIP3，确认与手算一致；③ 在PCB上焊接LNA、混频器和滤波器，用频谱仪测量各级增益；④ 用信号源在2.432GHz输入-90dBm信号，确认解调输出PER<1%。
结果对比与复盘：实测灵敏度为-101dBm，比仿真差1.5dB，原因是PCB走线损耗和滤波器实际插损比标称值高0.5dB。复盘结论：在链路预算中应计入0.5-1dB的PCB损耗余量，且混频器LO驱动电平需严格控制在标称值（通常0dBm），否则转换损耗会恶化1-2dB。
1.5 总结与设计清单
本章建立了射频系统设计的整体框架。核心要点可归纳为：混频器决定频率变换的“纯度”，滤波器决定频谱的“边界”，振荡器决定频率的“基准”。三者之间的指标分配必须通过链路预算和频率规划来闭环验证，而不能各自为政。
在实际项目启动时，建议按照以下清单逐项确认：
- 是否完成了完整的频率规划表，检查了所有交调产物（m×RF ± n×LO）？
- 链路预算是否包含了PCB损耗、温漂和连接器余量？
- 混频器的LO驱动电平是否与振荡器输出功率匹配？是否需要LO缓冲放大器？
- 滤波器的群时延波动是否会影响宽带信号的EVM？
- 振荡器的相位噪声在积分带宽内是否满足系统SNR要求？