2、CMOS图像传感器基础:光电转换原理、像素结构、与CCD的对比、主要性能指标

CMOS图像传感器(CIS,CMOS Image Sensor)是数字成像系统的核心器件,它将光学信号转换为电信号,再经模数转换输出数字图像数据。理解其光电转换的物理本质、像素结构的设计差异、与CCD的器件级区别以及关键性能指标的含义,是进行传感器选型、系统调试和图像质量优化的前提。本章从半导体物理与电路设计两个维度展开,建立完整的知识框架。

CMOS图像传感器核心链路与像素结构 入射光 光子 hν 微透镜 + CFA Bayer滤色阵列 R/Gr/Gb/B 光电二极管 PN结 / 钉扎PD 光子→电子-空穴对 像素电路 3T / 4T / 堆栈式 SF + RS + SEL 列读出 + ADC CDS + PGA 单斜 / SAR / 循环 数字码 MIPI/LVDS 4T 像素结构(Pinned PD + Transfer Gate) Pinned PD N-区(电荷存储) P+钉扎层 TX 传输栅 FD 浮置扩散 Cfd ≈ 1-3fF RST 复位管 SF 源跟随器 增益 ≈ 0.8-0.9 SEL 行选 列总线(电流源偏置) 关键时序与信号流 ① 复位阶段: RST=高,FD复位至AVDD, 随后RST=低,FD保持复位电平 ② 传输阶段: TX=高,PD中光生电荷转移至FD, FD电压下降 ΔV = Q/Cfd ③ 读出阶段: SEL=高,SF将FD电压缓冲输出, 列ADC采样信号电平 ④ CDS相关双采样: 复位电平 - 信号电平,消除 kTC噪声和固定模式噪声 转换增益 CG = q/Cfd,典型值 30-100 μV/e⁻

2.1 光电转换原理:从光子到电子的物理过程

CMOS图像传感器的核心是光电二极管(Photodiode, PD),其工作原理基于半导体的内光电效应。当入射光子能量 hν 大于硅的禁带宽度(Eg ≈ 1.12 eV,对应波长约 1100 nm)时,光子被吸收并激发价带电子跃迁至导带,产生一个电子-空穴对。在PN结耗尽区及附近区域,这些光生载流子被内建电场分离:电子被扫向N区,空穴被扫向P区,从而在结电容上积累电荷。

对于可见光波段(400-700 nm),硅的吸收系数随波长变化显著。蓝光(450 nm)在硅中的吸收深度仅约 0.3 μm,而红光(650 nm)的吸收深度可达 3 μm 以上。因此,像素设计必须考虑不同波长的吸收特性,通过调整PN结深度和外延层厚度来优化量子效率(QE)。现代背照式(BSI)传感器将光电二极管置于硅片背面,消除了正面金属布线和介电层对入射光的遮挡,使量子效率从前照式(FSI)的约 50-60% 提升至 80% 以上。

光电转换的线性响应范围受限于两个因素:满阱容量(Full Well Capacity, FWC)和暗电流(Dark Current)。FWC 由光电二极管的结面积和掺杂浓度决定,典型值在 10,000-100,000 e⁻ 之间;暗电流则来源于热激发产生的载流子,与温度呈指数关系(每升高 7-8°C 约翻倍)。在长曝光或高温场景下,暗电流噪声会成为图像噪声的主要来源。

工程提示:在选型时,若应用场景为低照度监控(0.01 lux 以下),应优先选择背照式(BSI)或堆栈式(Stacked)结构,并关注暗电流参数(通常以 e⁻/s 为单位)。例如,Sony IMX385 在 60°C 时暗电流约为 0.015 e⁻/s,而普通前照式传感器可能高达 0.1 e⁻/s 以上,两者在 2 秒曝光下的暗电流噪声差异可达 4 倍。

2.2 像素结构:3T、4T与堆栈式设计

像素是图像传感器的最小感光单元,其电路结构直接决定了噪声性能、动态范围和读出速度。目前主流设计为 4T 像素(4-Transistor),由钉扎光电二极管(Pinned PD)、传输栅(Transfer Gate, TX)、复位管(RST)、源跟随器(SF)和行选管(SEL)组成。

4T 像素的工作流程分为四个阶段:

  1. 复位:RST 管导通,将浮置扩散节点(FD)复位至电源电压 AVDD,然后 RST 关断,FD 节点保持复位电平。
  2. 曝光:光电二极管在积分时间内积累光生电荷,PD 电压随光照线性下降。
  3. 传输:TX 管导通,PD 中积累的电荷全部转移至 FD 节点,FD 电压下降 ΔV = Q/Cfd,其中 Q 为电荷量,Cfd 为 FD 节点总电容(包括 TX 漏电容、RST 源电容和 SF 栅电容)。
  4. 读出:SEL 管导通,SF 将 FD 电压缓冲输出至列总线,列 ADC 分别采样复位电平和信号电平,通过相关双采样(CDS)消除复位噪声。

与 3T 像素相比,4T 像素的钉扎结构显著降低了暗电流(P+ 钉扎层抑制了 Si-SiO₂ 界面态的热激发),同时 TX 管的引入实现了完全电荷转移,消除了图像滞后(Image Lag)。但 4T 像素的 FD 节点电容较小(1-3 fF),导致转换增益高但满阱容量受限。为此,大满阱应用(如 HDR)常采用双转换增益(DCG)设计,通过切换 FD 电容来兼顾高增益和宽动态范围。

堆栈式(Stacked)结构将像素阵列与逻辑电路(ADC、ISP、DRAM)分层制造,通过硅通孔(TSV)或混合键合连接。这种设计不仅缩小了芯片面积,还允许像素层采用更优的光学设计(如更厚的 PD 层),逻辑层采用更先进的工艺节点(如 28nm 甚至 7nm),从而提升读出速度和降低功耗。

结构类型 优点 缺点 典型应用
3T(无TX管) 工艺简单、成本低 暗电流大、图像滞后明显 低端工业检测、玩具摄像头
4T(钉扎PD) 低暗电流、无滞后、支持CDS 满阱较小、工艺复杂度增加 手机、安防、车载主摄
堆栈式(Stacked) 高填充率、高速读出、集成DRAM 成本高、TSV/混合键合良率挑战 旗舰手机、高速工业相机
全局快门(GS) 无卷帘畸变、支持闪光同步 填充率低、噪声较大 机器视觉、AR/VR、运动捕捉

2.3 与CCD的对比:架构差异与性能权衡

CCD(电荷耦合器件)与 CMOS 图像传感器的根本区别在于读出架构。CCD 通过电极施加时钟电压,使电荷包在半导体表面逐级转移,最终从单一输出端串行读出;而 CMOS 传感器每个像素独立完成电荷-电压转换,通过行列寻址并行读出。这一架构差异带来了以下关键性能差异:

  • 噪声性能:CCD 的输出电容极小(< 0.1 pF),且采用相关双采样,读出噪声可低至 2-3 e⁻;CMOS 的列读出电路寄生电容较大,早期噪声在 10 e⁻ 以上,但现代堆栈式 CMOS 已降至 1-2 e⁻,接近甚至超越 CCD。
  • 动态范围:CCD 的满阱容量通常较大(100,000 e⁻ 以上),但受限于输出放大器;CMOS 可通过多斜率曝光、DCG 或数字 HDR 实现 100 dB 以上动态范围,灵活性更高。
  • 功耗与速度:CCD 需要多路高压时钟驱动,功耗通常在 500 mW-2 W;CMOS 采用单电源(2.8V/1.8V/1.2V),功耗可低至 100 mW 以下,且列并行 ADC 支持 4K@120fps 甚至 8K@60fps 的高速输出。
  • 功能集成:CMOS 可在同一芯片上集成 ADC、时序控制、ISP、甚至 DRAM,实现 SoC 化;CCD 必须外接多片驱动和 AFE 芯片,系统体积和成本较高。

尽管 CCD 在科学级成像(如天文、荧光显微)中仍因极低噪声和均匀性占有一席之地,但在消费电子、安防、车载和工业视觉领域,CMOS 已完全取代 CCD。选型时需注意:若应用要求极低读出噪声(< 2 e⁻)且对功耗不敏感,可考虑科学级 CCD 或高端 sCMOS;若需要高帧率、低功耗和系统集成,CMOS 是唯一选择。

常见误区:许多工程师认为“CCD 一定比 CMOS 画质好”,这在 2010 年以前成立,但现代背照式堆栈 CMOS 在量子效率、读出噪声和动态范围上均已超越同等级 CCD。例如,Sony IMX455(CMOS)的读出噪声约 1.5 e⁻,满阱 90,000 e⁻,动态范围 16.5 档,已优于多数科学级 CCD。选型应基于实测数据而非历史印象。

2.4 主要性能指标:从数据手册到系统设计

理解性能指标是选型和调试的基础。以下指标在数据手册中通常以典型值或最大值给出,但实际性能受温度、电压、帧率等条件影响,需结合应用场景综合评估。

指标 定义 典型值范围 对图像的影响
量子效率(QE) 入射光子转换为电子的比例 FSI: 50-60%,BSI: 70-90% 决定灵敏度,低照度下 SNR 下降
读出噪声 读出链路产生的均方根噪声 1-10 e⁻(取决于增益和速度) 暗部噪点、动态范围下限
满阱容量(FWC) 像素可存储的最大电荷量 10k-100k e⁻ 高光溢出、HDR 能力
动态范围(DR) 最大信号与噪声底之比(dB) 60-100 dB 明暗同场景的细节保留
暗电流 无光照时单位时间产生的电荷 0.005-0.5 e⁻/s @ 25°C 长曝光噪点、热白点
转换增益(CG) 每个电子在FD上产生的电压变化 30-100 μV/e⁻ 影响读出噪声和满阱的平衡
固定模式噪声(FPN) 像素间暗电平不一致性 < 0.1% Vsat 竖条纹、网格状噪声
光响应非均匀性(PRNU) 像素间光响应增益不一致性 < 1% 高光区域亮度不均匀

动态范围的计算与优化:DR = 20 × log₁₀(FWC / 读出噪声)。例如,某传感器 FWC = 60,000 e⁻,读出噪声 = 3 e⁻,则 DR = 20 × log₁₀(20,000) ≈ 86 dB。若需提升 DR,可增大 FWC(但会降低转换增益)或降低读出噪声(需要更先进的工艺或更慢的读出速度)。实际系统中,HDR 常通过多帧合成(短曝光+长曝光)或单帧多斜率曝光实现,此时传感器的线性度(INL)和帧间一致性变得关键。

2.5 案例拆解:安防摄像头传感器选型分析

背景与约束:某安防厂商需为一款 4K 半球摄像机选型,要求:1/1.8" 光学格式、最低照度 0.005 lux(F1.2)、支持 120 dB 宽动态、功耗低于 1.5W(含 ISP)、工作温度 -30°C 至 60°C。候选传感器为 A 公司(FSI 4T,FWC 45k e⁻,读出噪声 4 e⁻)和 B 公司(BSI 堆栈式,FWC 80k e⁻,读出噪声 2 e⁻)。

分析过程:

  1. 低照度性能:0.005 lux 下,F1.2 镜头在 1/30s 曝光时,传感器表面照度约 0.0005 lux,对应光子通量约 1,000 photons/μm²/s。A 传感器 QE=55%,B 传感器 QE=85%,则 B 的 SNR 比 A 高约 10 × log₁₀(0.85/0.55) ≈ 1.9 dB,加上读出噪声差异(4 e⁻ vs 2 e⁻),B 在暗部的 SNR 优势约 3-4 dB。
  2. 宽动态:A 传感器需通过 3 帧合成实现 120 dB,帧间运动会产生鬼影;B 传感器支持单帧双转换增益(DCG),在 80k e⁻ 满阱下直接实现 100 dB,配合数字 HDR 可达到 120 dB 且无鬼影。
  3. 温度影响:60°C 时,A 暗电流 0.2 e⁻/s,B 暗电流 0.02 e⁻/s。在 1/30s 曝光下差异不大,但若启用 1s 长曝光模式(夜间抓拍),A 的暗电流噪声为 √(0.2×1) ≈ 0.45 e⁻,B 为 0.14 e⁻,差异显著。

决策与结果:选择 B 传感器。尽管单价高 35%,但系统无需额外 HDR 合成芯片,且低照度性能满足客户验收标准。实际测试中,B 在 0.005 lux 下 SNR 为 18 dB(A 为 14 dB),动态范围 121 dB,功耗 1.1W,全部达标。

复盘经验:选型不能只看单指标峰值,要结合最低照度下的 SNR、HDR 实现方式和温度漂移三个维度。同时,建议在选型阶段就搭建测试板,用标准光源箱和分辨率卡实测 QE、暗电流和 PRNU,避免依赖数据手册的理想值。

经验总结:对于 CMOS 图像传感器,建议建立“三查三测”流程:查数据手册的典型值、查应用笔记的实测曲线、查同行的失效分析报告;测暗场噪声(盖镜头盖拍 100 帧)、测光响应线性度(积分球+衰减片)、测温度漂移(高低温箱)。这套流程能覆盖 80% 的选型风险。