3、应力与降额概念：电应力、热应力、机械应力、环境应力的定义及降额的基本原理

元器件失效的根本原因，往往不是单一因素，而是多种应力共同作用的结果。在硬件可靠性设计中，我们常说的“应力”是指施加于元器件或系统上的、促使其发生物理或化学变化的外部因素。理解应力的分类与作用机理，是开展降额设计的前提。降额（Derating）并非简单地“降低规格使用”，而是基于失效物理学的系统性工程方法——通过控制元器件实际承受的应力水平，使其显著低于额定极限值，从而将失效率控制在可接受的范围内。本章将系统阐述四类核心应力的定义、表征方式，以及降额的基本原理与工程实施路径。

上图展示了四类应力如何作用于元器件，以及降额设计如何作为系统性方法介入。需要特别指出的是，这四类应力并非孤立存在——例如，电应力过大会导致功耗增加，进而推高结温，形成热应力；热应力又会改变材料机械特性，加剧机械应力下的疲劳损伤；环境应力（如湿度）则会加速电化学迁移，降低耐压能力。因此，降额设计必须从系统角度综合权衡。

3.1 电应力：定义、表征与失效机理

核心原理：电应力是指元器件在工作时承受的电压、电流、功率等电气参数的数值。它是最直接、最频繁导致元器件失效的应力类型。电应力的大小通常用“应力比”来衡量，即实际工作值与额定最大值之比。例如，一个额定耐压50V的MOSFET，若实际工作电压为40V，则其电压应力比为0.8。电应力失效的物理机制包括：过电压导致的介质击穿、过电流导致的金属化电迁移、功率过载导致的局部过热烧毁，以及电压/电流变化率过高引起的闩锁效应（Latch-up）等。

判断方法与操作流程：在工程实践中，电应力分析需要遵循以下步骤：

1. 明确额定值：从器件数据手册（Datasheet）中提取最大额定值（Absolute Maximum Ratings），包括最大耐压（V_DS、V_CEO）、最大电流（I_C、I_D）、最大功耗（P_tot）等。
2. 计算实际工作应力：基于电路设计参数（电源电压、负载阻抗、占空比、开关频率等），计算器件在稳态、瞬态和故障状态下的实际电压、电流和功耗。
3. 对比应力比：将实际应力与额定值对比，得出应力比。若应力比超过降额标准（如电压≤0.8，电流≤0.7，功率≤0.5），则需要调整设计。
4. 考虑瞬态与浪涌：特别关注上电瞬间的浪涌电流、感性负载关断时的反电动势尖峰、ESD事件等瞬态过应力。

电应力类型	典型失效模式	降额建议（参考）	关键参数
电压应力	介质击穿、PN结雪崩击穿	≤ 80% 额定电压	VDS, VCEO, VR
电流应力	金属化电迁移、键合线熔断	≤ 70% 额定电流	IC, ID, IF
功率应力	局部过热、热失控	≤ 50% 额定功耗	Ptot, PD
电压变化率 (dv/dt)	误触发、闩锁效应	限制栅极驱动电阻	dv/dt, di/dt

3.2 热应力：结温与热阻的工程控制

核心原理：热应力是影响元器件长期可靠性的首要因素。电子元器件的失效激活能（Ea）通常在0.3~1.0eV之间，根据阿伦尼乌斯（Arrhenius）模型，结温每升高10℃，失效率约翻倍。热应力的核心参数是结温（T_j），它由环境温度（T_a）、功耗（P）和热阻（R_th）共同决定：T_j = T_a + P × R_th(j-a)。热阻路径包括芯片到外壳（R_th(j-c)）、外壳到散热器（R_th(c-s)）以及散热器到环境（R_th(s-a)）。

判断方法与操作流程：热应力分析应遵循“先算后测、实测修正”的原则：

• 热仿真：使用Flotherm、Icepak等工具进行CFD热仿真，获取器件结温分布。
• 热阻计算：根据数据手册的热阻参数和实际散热条件，估算结温。
• 实测验证：通过红外热像仪或热电偶测量外壳温度，结合热阻模型反推结温。
• 降额判定：一般要求T_j ≤ 额定T_j的80%~90%。例如，额定T_j=150℃的器件，设计目标应控制在≤125℃（降额因子0.83）。

案例拆解：某工业变频器中的IGBT模块，额定T_j=150℃，在40℃环境温度下满载运行，实测外壳温度T_c=95℃，热阻R_th(j-c)=0.12℃/W，功耗P=250W。计算结温T_j=95+250×0.12=125℃，应力比=125/150=0.83，处于临界状态。通过优化散热器风道设计，将R_th(c-s)从0.08℃/W降至0.05℃/W，T_c降至88℃，T_j=118℃，应力比降至0.79，可靠性显著提升。该案例说明，热降额需要从系统热阻网络整体优化，而非单纯降低功率。

3.3 机械应力与环境应力：从封装到服役环境

核心原理：机械应力主要来源于振动、冲击、弯曲和热膨胀系数（CTE）失配。在PCB组装层面，元器件引脚和焊点承受的机械应力会导致焊点疲劳裂纹；在封装层面，芯片与塑封料之间的CTE差异会产生剪切应力，导致钝化层开裂或键合线断裂。环境应力则包括湿度、盐雾、温度循环、辐照、霉菌等，它们通过化学腐蚀、电化学迁移、材料老化等机制加速失效。

判断方法与操作流程：

1. 机械应力评估：进行模态分析、随机振动分析和冲击响应谱分析，确定PCB上的最大位移和加速度响应点。
2. 焊点可靠性：采用Coffin-Manson模型评估温度循环下的焊点寿命，N_f = C × (ΔT)^-n，其中ΔT为温度摆幅，n通常取2~2.5。
3. 环境防护设计：根据服役环境选择三防漆（Conformal Coating）、密封结构或气密性封装。
4. 降额措施：机械降额包括增加支撑点、使用减振器、降低重心高度；环境降额包括降低工作温湿度上限、增加防护等级（IP等级）。

应力类别	失效模式	降额策略	设计验证方法
振动/冲击	引脚断裂、焊点开裂	降低加速度传递率、增加阻尼	正弦扫频、随机振动、机械冲击测试
温度循环	焊点热疲劳	减小ΔT、选用低CTE材料	温度循环试验（-40℃~+85℃, 500次）
湿度/盐雾	电化学腐蚀、漏电	三防漆、密封、控制凝露	湿热试验、盐雾试验（48h）
低气压	电弧放电、散热恶化	提高爬电距离、降额电压	低气压试验（4.4kPa）

3.4 降额的基本原理与工程实施

核心原理：降额的本质是“以裕量换寿命”。元器件失效率曲线通常呈浴盆形，在随机失效期，失效率近似恒定。降额通过降低应力水平，使器件工作在失效率更低的区域。降额因子（Derating Factor）定义为：降额因子 = 允许工作应力 / 额定应力。不同元器件类型的降额因子不同，例如：电阻功率降额0.5~0.6，电容电压降额0.5~0.7，半导体结温降额0.8~0.9。

操作流程：降额设计应嵌入硬件设计流程的每个阶段：

• 方案阶段：根据系统可靠性指标（MTBF）分配各元器件的降额等级。
• 原理图阶段：在元器件选型时，优先选择额定值高于实际需求1.5~2倍的器件。
• PCB阶段：考虑散热、机械支撑和爬电距离。
• 测试阶段：通过应力测试（如电压拉偏、温度拉偏）验证降额设计的有效性。

总结复盘：降额设计不是越保守越好。过度降额会导致体积、重量、成本急剧增加，甚至因器件规格过大而引入新的寄生参数问题。合理的降额应基于失效物理、应力分析和成本约束的综合权衡。建议建立企业级的降额设计规范，明确不同应用场景（消费级、工业级、军工级）的降额因子表，并在设计评审中设置降额检查点。