3、耦合路径识别：共模与差模传导、阻抗耦合、容性与感性耦合
好，咱们接着聊传导发射的抑制。上一章我们把噪声源和 victim 理清楚了，但噪声是怎么从源头跑到 victim 那儿的？这就是耦合路径的问题。说白了，你找到了路，才能去堵它、拆它、或者绕开它。
我个人习惯，拿到一个传导发射超标的问题，第一件事不是急着加电容、加磁珠，而是先问自己三个问题：
- 噪声是共模还是差模？
- 它是通过导线直接传过来的，还是通过寄生参数耦合过来的？
- 耦合的媒介是电场（容性）还是磁场（感性）？
这三个问题搞清楚了，解决方案基本就浮出水面了。咱们一个一个来看。
3.1 共模传导 vs 差模传导
这是最基础、也最容易混淆的一对概念。我见过不少工程师，一上来就对着电源线猛加共模扼流圈，结果发现噪声纹丝不动——为什么？因为那是差模噪声，共模扼流圈对它基本无效。
差模传导，就是噪声在信号线和回流线之间来回跑。比如 DC-DC 的输入电流纹波，电流从电源正极进去，从地回来，形成一个回路。这种噪声的特点是：两条线上的电流大小相等、方向相反。
共模传导，则是噪声同时在两条线上（比如 L 和 N）以相同的方向流动，然后通过寄生电容对地形成回路。我遇到过最典型的案例：一个开关电源的 MOSFET 对散热器的寄生电容，导致高频噪声在 L 和 N 线上同相流动，结果传导发射在 30MHz 附近直接超标。
怎么区分？一个简单的办法：
- 差模噪声：用电流探头夹住单根线，再夹住两根线（一进一出），读数变化很大——差模为主。
- 共模噪声：用电流探头夹住两根线（一进一出），读数依然很大——共模为主。
关键判断表：
| 特征 | 差模传导 | 共模传导 |
|---|---|---|
| 电流方向 | 信号线与回流线相反 | 所有导线相同 |
| 主要回路 | 设计回路（小环路） | 寄生回路（对地大环路） |
| 频率范围 | 较低频（< 10MHz 为主） | 较高频（> 10MHz 常见） |
| 抑制手段 | X 电容、差模电感 | Y 电容、共模扼流圈 |
3.2 阻抗耦合
阻抗耦合，说白了就是「公共阻抗」惹的祸。你想想看，两个电路共用了一段地线或者电源线，这段线本身有阻抗（尤其是高频下的感抗）。当一个电路有较大的电流变化（di/dt）时，就会在这段公共阻抗上产生压降，这个压降就成了另一个电路的噪声源。
我记得有一次调试一个混合信号板，ADC 的采样值总是跳变。查了半天，发现 ADC 的模拟地和数字地通过一段很细的 PCB 走线连到了同一个接地点。那段走线大概 3cm 长，在 100MHz 时感抗已经超过 200nH，数字部分的开关噪声直接耦合到了模拟地平面。嗯，这就是典型的阻抗耦合。
解决阻抗耦合，核心就两招：
- 降低公共阻抗：加宽走线、使用地平面、减少过孔数量。
- 分离回路：把敏感电路和高噪声电路的回路分开，比如单点接地、星形接地。
实战技巧： 我习惯在 PCB 布局时，先画出所有大电流回路的路径，然后问自己：「这条路径上，有没有其他敏感电路共用？」如果有，要么加宽走线，要么物理上隔开。别小看这 1cm 的走线，在 10MHz 以上，它的感抗可能比你想象的大 10 倍。
3.3 容性耦合（电场耦合）
容性耦合，本质上是两个导体之间的寄生电容在作怪。一个导体上的电压变化（dv/dt），通过寄生电容在另一个导体上感应出电流。频率越高、距离越近、平行长度越长，耦合就越严重。
我处理过一个案例：一个 24V 转 5V 的 DC-DC 模块，它的开关节点（SW）电压跳变高达 20V/ns，而这个节点正好平行走线走在了敏感反馈信号的上方，中间只隔了一层 0.2mm 的 FR4。结果反馈信号上叠加了巨大的尖峰，导致输出电压纹波超标。这就是容性耦合的典型表现。
怎么抑制容性耦合？
- 增大距离：这是最直接的办法。把高 dv/dt 的走线和敏感走线拉开，寄生电容和距离成反比。
- 加屏蔽层：在两层之间插入一个接地的铜皮（法拉第笼），把电场线截断。注意，屏蔽层必须良好接地，否则反而会变成耦合天线。
- 降低 dv/dt：在开关节点对地加一个小的 Snubber 电容（比如 10pF~100pF），减缓电压变化率。但要注意，这会增加开关损耗。
注意： 容性耦合在多层板中尤其容易被忽视。我见过有人把高速时钟线走在两个地平面之间，以为万事大吉，结果因为过孔的反焊盘太大，导致参考平面不连续，反而产生了严重的容性耦合。嗯，这里要注意，参考平面一定要连续。
3.4 感性耦合（磁场耦合）
感性耦合，也叫互感耦合。一个回路中的电流变化（di/dt），会在附近的另一个回路中感应出电压。这个感应电压的大小，取决于两个回路之间的互感系数，以及电流的变化率。
你想想看，一个开关电源的输入回路，电流从 0A 跳到 5A 只需要几十纳秒，这个 di/dt 有多大？如果这个回路和信号回路靠得很近，信号线上就会感应出噪声。
我印象很深的一个项目：一个电机驱动板，功率部分和信号部分在物理上已经分开了，但传导发射还是超标。后来发现，功率回路的「地回路」和信号回路的「地回路」在 PCB 上有一个重叠区域，形成了一个巨大的互感环路。功率电流的 di/dt 直接在这个重叠区域感应出了共模电压。
抑制感性耦合，核心思路是：
- 减小环路面积：让信号线和回流线尽量靠近，比如使用双绞线、同轴线，或者在 PCB 上让走线紧贴地平面。
- 增大距离：磁场强度随距离的立方衰减，拉开距离效果非常明显。
- 改变方向：让两个环路互相垂直，互感系数最小。
- 磁屏蔽：使用高导磁率的材料（如铁氧体）来吸收磁场能量。但要注意，铁氧体对低频磁场效果有限。
对比总结：容性耦合 vs 感性耦合
| 耦合类型 | 激励源 | 耦合媒介 | 抑制方向 |
|---|---|---|---|
| 容性耦合 | 电压变化 (dv/dt) | 寄生电容 | 降低 dv/dt、加屏蔽、增大距离 |
| 感性耦合 | 电流变化 (di/dt) | 互感 | 减小环路面积、增大距离、磁屏蔽 |
3.5 综合识别：一个实战流程
好了，理论讲完了，咱们来点实际的。假设你拿到一个传导发射超标的板子，怎么快速识别耦合路径？我一般按这个流程走：
- 先看频谱：超标频点集中在低频（< 10MHz）还是高频（> 10MHz）？低频偏差模，高频偏共模。
- 加共模扼流圈试试：如果噪声明显下降，说明共模为主；如果没变化，差模为主。
- 用近场探头扫：拿一个磁场探头（H 场）和电场探头（E 场），在板子上扫一遍。磁场强的地方，感性耦合为主；电场强的地方，容性耦合为主。
- 看布局：找到高 dv/dt 或高 di/dt 的节点（比如开关节点、MOSFET 漏极），看它们旁边有没有敏感走线。平行长度超过 1cm 就要警惕。
- 看地回路：检查所有大电流回路的路径，有没有和信号回路共用一段地线？如果有，阻抗耦合跑不了。
我曾经用这套流程，帮一个团队在半天内找到了一个困扰他们两周的传导发射问题。说白了，耦合路径识别就是「顺藤摸瓜」——藤是噪声源，瓜是 victim，中间那根藤就是耦合路径。找到它，切断它，问题就解决了。
一个小技巧： 如果你不确定是容性还是感性耦合，可以试试在疑似耦合路径中间插入一个接地的铜箔。如果噪声明显下降，容性耦合为主；如果没变化，感性耦合为主。这个方法虽然土，但很管用。
好，这一节就到这里。下一节我们聊聊具体的抑制器件——电容、电感、磁珠、共模扼流圈，它们各自的脾气秉性，以及怎么搭配使用才能发挥最大效果。