二、模拟电路基础：放大器、滤波器、反馈、稳定性、带宽与增益
模拟电路是硬件工程师的基本功，也是面试中区分“会画板”与“懂电路”的关键分水岭。本章围绕放大器、滤波器、反馈、稳定性、带宽与增益六大核心概念展开，结合典型面试题，帮助你建立从原理到工程判断的完整知识链路。面试官考察的往往不是公式背诵，而是你能否在噪声、失真、温漂、负载变化等现实约束下，做出合理的电路架构选择与参数折中。
2.1 放大器核心原理与选型判断
放大器是模拟信号链的“心脏”。面试中常从三个层次考察：器件级（运放内部结构）、电路级（增益配置、阻抗匹配）、系统级（噪声、带宽、功耗折中）。对于硬件工程师，最核心的是掌握理想运放的“虚短虚断”分析法和实际运放的非理想参数。
核心公式与判断方法：
- 同相放大器：增益 \( A_V = 1 + R_F / R_G \)，输入阻抗极高（近似运放输入阻抗），适合高阻抗信号源。
- 反相放大器：增益 \( A_V = -R_F / R_G \)，输入阻抗约等于 \( R_G \)，适合需要精确输入阻抗的电流转电压场景。
- 差分放大器：增益由 \( R_F / R_G \) 决定，共模抑制比（CMRR）受电阻匹配精度限制，1% 电阻典型 CMRR 约 40dB，0.1% 电阻可提升至 60dB 以上。
实际选型时，需要关注以下参数表：
| 参数 | 含义 | 典型值（通用运放） | 面试考察点 |
|---|---|---|---|
| GBP（增益带宽积） | 增益×带宽的乘积常数 | 1MHz ~ 100MHz | 给定增益求最大带宽 |
| 压摆率（SR） | 输出电压变化的最大速率 | 0.5 ~ 100V/μs | 大信号失真判断 |
| 输入失调电压（Vos） | 输入为零时输出不为零的等效输入电压 | 1μV ~ 5mV | 精密放大误差计算 |
| 输入偏置电流（Ib） | 流入输入端的电流 | 1pA ~ 1μA | 高阻源误差分析 |
| CMRR | 共模抑制比 | 80 ~ 120dB | 差分信号质量 |
| 电源抑制比（PSRR） | 电源波动对输出的影响 | 80 ~ 100dB | 电源噪声耦合 |
2.2 反馈：负反馈的“四两拨千斤”
负反馈是模拟电路最优雅的发明。它牺牲部分增益，换取稳定性、带宽扩展和失真降低。面试必问题：“负反馈对放大器性能有哪些影响？”标准答案包含四点：
- 增益稳定性提升：闭环增益 \( A_F = A / (1 + A\beta) \)，当 \( A\beta \gg 1 \) 时，\( A_F \approx 1/\beta \)，增益仅由反馈网络决定，不受温度、批次影响。
- 带宽扩展：闭环带宽 \( f_F = f_0 (1 + A\beta) \)，负反馈以增益为代价换取更宽的平坦响应。
- 非线性失真降低：反馈将输出误差“拉回”输入端，使输出更接近线性。
- 输入/输出阻抗改变：串联反馈提高输入阻抗，并联反馈降低输入阻抗；电压反馈降低输出阻抗，电流反馈提高输出阻抗。
面试进阶技巧：当被问到“反馈深度 \( 1 + A\beta \) 如何影响系统？”时，不要只背结论。可以补充说明：反馈深度越大，系统对前向增益的依赖越小，但环路增益过高可能引发稳定性问题。工程上常用 \( \beta \) 网络同时实现增益设定和频率补偿。
2.3 稳定性分析：相位裕度与补偿
稳定性是模拟电路设计的“隐形杀手”。一个看似正常的放大器，接上容性负载后可能振荡。面试官常给出一个运放电路，要求判断是否稳定。
判断流程（三步法）：
- 求环路增益 T = Aβ：断开反馈环路，从断开点注入小信号，计算绕环一周的增益。
- 绘制波特图：找到 T 的幅频曲线穿越 0dB（增益为 1）的频率点 \( f_c \)。
- 检查相位裕度：在 \( f_c \) 处，T 的相位距离 -180° 的差值即为相位裕度。工程要求 ≥ 45°，可靠设计 ≥ 60°。
常见误区：很多工程师只关注运放本身的相位裕度，忽略了外部反馈网络和负载电容的影响。例如，在输出端直接并联 100nF 电容，会引入一个额外极点，可能将原本 60° 的相位裕度拉低到 20° 以下，导致输出振铃甚至振荡。解决方法是使用隔离电阻（如 10~100Ω）或采用运放数据手册推荐的补偿网络。
补偿方法对比：
| 补偿方式 | 原理 | 优点 | 缺点 |
|---|---|---|---|
| 主极点补偿 | 在内部高阻节点加电容，压低主极点频率 | 简单、成本低 | 带宽牺牲大 |
| 零点补偿 | 在反馈电阻上并联电容，引入零点抵消极点 | 带宽损失小 | 需要精确计算 |
| 噪声增益补偿 | 在反相输入端对地加电容，改变噪声增益曲线 | 适合容性负载 | 增加噪声 |
2.4 滤波器：从原理到工程选型
滤波器在信号链中承担频率选择任务。面试中常考有源滤波器的传递函数、截止频率计算和类型选择。
一阶低通滤波器：截止频率 \( f_c = 1/(2\pi RC) \)，衰减斜率 -20dB/dec。二阶低通：-40dB/dec。阶数越高，过渡带越陡，但相位延迟越大。
滤波器类型对比：
| 类型 | 幅频特性 | 群延迟 | 应用场景 |
|---|---|---|---|
| 巴特沃斯 | 最大平坦，无纹波 | 中等 | 通用信号调理 |
| 切比雪夫 | 通带有纹波，过渡带更陡 | 较差 | 需要快速衰减的场合 |
| 贝塞尔 | 相位线性，群延迟平坦 | 最优 | 脉冲信号、方波保真 |
实战案例：ADC 前端抗混叠滤波器设计
背景：某数据采集板卡使用 16-bit ADC，采样率 100kSPS，输入信号带宽 10kHz。若不滤波，高于 50kHz 的噪声会混叠到低频段。
设计过程：
- 确定滤波器类型：选择巴特沃斯二阶低通，兼顾平坦度和衰减速度。
- 计算截止频率：\( f_c = 20kHz \)（略高于信号带宽，留出过渡带）。
- 元件取值：采用 Sallen-Key 拓扑，取 \( R = 10kΩ \)，\( C = 1/(2π × 10k × 20k) ≈ 796pF \)，取标准值 820pF。
- 仿真验证：在 SPICE 中检查 -3dB 频率和 -40dB 衰减点。
结果：实测 -3dB 频率 19.8kHz，50kHz 处衰减 -38dB，满足抗混叠要求。ADC 输出噪声底降低约 12dB。
复盘：电容精度对截止频率影响较大，选用 C0G 材质电容；电阻使用 1% 精度即可。若需要更陡衰减，可升级为四阶滤波器，但需注意运放带宽和噪声累积。
2.5 带宽与增益的折中：GBP 与压摆率
运放的增益带宽积（GBP）是常数，这意味着增益提高 10 倍，带宽就缩小 10 倍。面试题常问：“一个 GBP=10MHz 的运放，配置成 40dB 增益，最大可用带宽是多少？”
计算：40dB = 100 倍增益，带宽 = 10MHz / 100 = 100kHz。但这是小信号带宽，实际大信号时还要考虑压摆率限制。
压摆率与全功率带宽：全功率带宽 \( f_{FP} = SR / (2π × V_{peak}) \)。例如 SR=10V/μs，输出 5V 峰值，则 \( f_{FP} = 10×10^6 / (2π × 5) ≈ 318kHz \)。若信号频率超过此值，输出波形将变成三角波失真。
面试加分回答：当被问到“如何提高系统带宽？”时，可以从三个层面回答：① 选择更高 GBP 的运放；② 降低闭环增益（如果系统允许）；③ 采用电流反馈型运放（CFB），其带宽不随增益变化，但受反馈电阻值限制。
2.6 典型面试题解析与复盘
题目 1：“画出同相放大电路，推导闭环增益，并说明输入阻抗和输出阻抗的变化。”
解析：利用虚短虚断，\( V_+ = V_- = V_{in} \)，\( V_{out} = V_{in} × (1 + R_F/R_G) \)。输入阻抗近似无穷大（实际为运放共模输入阻抗），输出阻抗降低 \( 1/(1+A\beta) \) 倍。
题目 2：“一个运放电路在输出端接 1nF 电容后发生振荡，如何解决？”
解析：这是典型的容性负载稳定性问题。解决方案：① 在输出端串联 50~100Ω 隔离电阻；② 在反馈电阻上并联小电容（如 10pF）引入零点；③ 改用数据手册标明“可驱动无限电容”的运放。
题目 3：“设计一个 10kHz 低通滤波器，要求 -3dB 截止频率，-40dB 衰减在 30kHz 处。”
解析：需要二阶滤波器。从 10kHz 到 30kHz 是 0.477 十倍频程，需要衰减 40dB，即每十倍频程 84dB，超过二阶的 40dB/dec。因此需要三阶或更高阶。实际工程中可选用三阶巴特沃斯，或采用有源+无源混合结构。
总结复盘：模拟电路面试的核心不是背诵公式，而是展示“折中思维”。每个设计决策都涉及增益、带宽、噪声、功耗、成本的权衡。建议在准备时，亲手计算并仿真至少 5 个典型电路（同相、反相、差分、有源滤波、积分器），并记录每个参数变化对系统的影响。面试时主动说出“这里我选择 60° 相位裕度是为了避免温度变化导致的稳定性下降”，会比单纯给出公式得分高得多。