4、电流采样与重构：采样电阻方案、相电流重构、低通滤波与调理电路、ADC同步采样
电流环是永磁同步电机（PMSM）三环控制中最内层、响应速度最快的环路，其采样质量直接决定了转矩控制的精度与动态性能。在无刷电机驱动系统中，电流采样不仅需要获取幅值准确的相电流，还必须保证三相采样时刻的同步性，否则会引入相位误差，导致坐标变换后的d/q轴电流出现脉动。本章围绕采样电阻方案选型、相电流重构技术、信号调理链路设计以及ADC同步采样机制四个核心模块展开，帮助工程师建立从功率级到数字控制器的完整信号链路设计思路。
4.1 采样电阻方案：三电阻、双电阻与单电阻的选型逻辑
采样电阻方案是电流采样的物理基础，其核心任务是将相电流转换为可供ADC采集的电压信号。工程实践中主要存在三种拓扑：三电阻方案、双电阻方案和单电阻方案。三电阻方案在逆变器下桥臂的每一相分别串联一个采样电阻，能够直接获取三相电流，适用于对电流波形质量要求较高的伺服驱动；双电阻方案仅在两相下桥臂布置采样电阻，第三相电流通过基尔霍夫电流定律计算得到，在成本与性能之间取得平衡；单电阻方案只在直流母线侧设置一个采样电阻，通过在一个PWM周期内多次触发采样来重构三相电流，成本最低但算法复杂度最高。
| 方案类型 | 采样电阻数量 | 电流重构方式 | 成本 | 适用场景 |
|---|---|---|---|---|
| 三电阻 | 3个（每相下桥臂） | 直接采样三相 | 高 | 高性能伺服、机器人关节 |
| 双电阻 | 2个（任意两相） | 第三相计算获得 | 中 | 工业变频、电动工具 |
| 单电阻 | 1个（直流母线） | PWM周期内多次采样重构 | 低 | 低成本家电、小型无人机 |
采样电阻的阻值选择需要权衡损耗与信噪比。阻值越大，相同电流下产生的压降越高，ADC采样越容易，但功率损耗（I²R）也随之增大，导致电阻温升和系统效率下降。以10A额定电流为例，若选用10mΩ电阻，满载损耗为1W，压降为100mV；若选用5mΩ，损耗降至0.5W，但压降仅50mV，对ADC的精度要求更高。工程上通常将满载时的采样压降设计在50mV~150mV之间，并采用开尔文四线制连接方式，避免PCB走线电阻引入测量误差。
4.2 相电流重构：从两相电流到三相电流的数学映射
相电流重构的核心依据是基尔霍夫电流定律：对于星形连接的无刷电机，三相电流之和恒为零（Iu + Iv + Iw = 0）。因此，只要获得任意两相电流，第三相即可通过计算得到。双电阻方案正是利用这一原理，在下桥臂的两个采样电阻上分别获取两相电流，然后计算第三相。然而，重构并非简单的代数运算，它受到PWM占空比和扇区位置的约束。
在空间矢量调制（SVPWM）中，每个PWM周期内，三相下桥臂的导通时间不同。当某一相的占空比接近0%或100%时，对应的采样窗口会变得极窄，甚至无法完成一次有效的ADC转换。例如，当电压矢量位于扇区边界附近时，某一相的导通时间可能小于ADC采样保持所需的最小时间（通常为1~2μs），导致该相电流无法被直接采样。此时需要采用移相法或插入测量矢量法进行补偿：移相法通过微调PWM占空比，将采样窗口移动到可用的时间区域；插入测量矢量法则在PWM周期中额外插入一个短脉冲，专门用于电流采样。
// 相电流重构伪代码示例（双电阻方案）
float Iu_raw = ADC_Read(ADC_CH_U); // 读取U相采样值
float Iv_raw = ADC_Read(ADC_CH_V); // 读取V相采样值
float Iu = (Iu_raw - offset_u) * gain_u; // 减去偏置并转换为电流
float Iv = (Iv_raw - offset_v) * gain_v;
float Iw = -(Iu + Iv); // 基尔霍夫定律计算W相电流单电阻方案的电流重构更为复杂。它利用直流母线电流在不同开关状态下的流通路径差异，在一个PWM周期内的多个时刻触发采样，从而间接获得三相电流。具体而言，当电压矢量位于不同扇区时，母线电流分别对应不同的相电流。控制器需要根据当前扇区位置，在PWM周期的特定时刻（如有效矢量中点）触发ADC采样，然后通过查表或计算还原三相电流。这种方案对ADC采样速度和PWM定时精度要求极高，且在小占空比或过调制区域容易出现重构盲区。
4.3 低通滤波与调理电路：信号链路的噪声抑制与电平匹配
采样电阻上的电压信号通常只有几十毫伏，且叠加了高频开关噪声、共模干扰和地弹噪声。调理电路的任务是对该信号进行放大、滤波和电平搬移，使其满足ADC的输入范围要求。典型的调理链路包括：差分放大级、低通滤波级和偏置/钳位级。
差分放大是抑制共模干扰的关键。采样电阻两端的电压差需要通过仪表放大器或精密运放构成的差分电路进行放大。仪表放大器具有高共模抑制比（CMRR通常大于80dB），能够有效消除地电位差带来的误差。放大倍数根据采样电阻阻值和ADC满量程电压确定。例如，若采样电阻为10mΩ，最大电流为20A，则最大压降为200mV；若ADC参考电压为3.3V，则放大倍数应设为16.5倍，实际可取15~20倍并配合软件校准。
低通滤波器的截止频率选择需要平衡噪声抑制与信号带宽。电流环的闭环带宽通常为1~2kHz，但电流信号本身含有丰富的谐波成分，特别是PWM开关频率附近的纹波。滤波器截止频率应设置为电流环带宽的5~10倍，即5~20kHz，以保留足够的电流谐波信息，同时衰减开关频率（通常为10~20kHz）附近的噪声。一阶RC滤波器的截止频率计算公式为：f_c = 1 / (2πRC)。若R=1kΩ，C=10nF，则f_c≈15.9kHz，满足大多数应用需求。
偏置电路用于将双极性电流信号转换为单极性电压信号。以±20A电流为例，采样电阻压降为±200mV，经放大后为±3.3V，需要叠加1.65V的直流偏置，使输出范围变为0~3.3V。偏置电压的精度直接影响电流零点的准确性，建议使用精密基准源（如REF3030）而非直接从电源分压获得。
4.4 ADC同步采样：多通道一致性保证与PWM触发机制
ADC同步采样是确保三相电流相位关系正确的关键。如果三相电流分别在不同时刻被采样，那么采样时刻的差异会导致计算出的电流矢量幅值和相位出现偏差，进而影响Clarke变换和Park变换的准确性。对于高速电机（电频率>1kHz），即使1μs的采样时间差也会引入明显的相位误差。
现代电机控制MCU（如STM32G4、TMS320F28379D）通常内置多路ADC，并支持同步采样保持功能。同步采样的实现方式有两种：一是使用ADC的同步触发模式，由同一个硬件触发源（如定时器事件）同时启动多路ADC转换；二是使用ADC的注入组转换，通过软件配置使多路ADC在同一时刻采样。无论哪种方式，都需要确保ADC的采样保持电容在同一时刻捕获模拟信号。
PWM中心对齐触发是最常用的同步采样策略。在SVPWM中，载波通常采用三角波，PWM输出在三角波的顶点或底点处更新。将ADC触发时刻设置在PWM周期的中心点（即三角波的顶点或底点），可以避开功率管开关瞬间的电压电流尖峰，获得较为平稳的采样窗口。具体实现时，使用定时器的比较寄存器产生触发事件，配置ADC的触发源为该事件，并设置足够的采样保持时间（通常为几百纳秒至1微秒）。
// STM32G4 ADC同步采样配置示例
ADC1->CR2 |= ADC_CR2_EXTEN_0; // 使能外部触发
ADC1->CR2 |= ADC_CR2_EXTSEL_3; // 选择定时器1触发
ADC1->SMPR2 |= ADC_SMPR2_SMP0_2; // 采样时间设为最大
ADC1->CR2 |= ADC_CR2_ADON; // 启动ADC
// 配置定时器1的TRGO事件在PWM中心点触发ADC采样时间的确定需要综合考虑采样保持时间、转换时间和PWM周期。以12位ADC为例，典型转换时间为12~16个ADC时钟周期。若ADC时钟为60MHz，则转换时间约为0.2~0.27μs。加上采样保持时间（可配置为1.5~640.5个时钟周期），总采样时间应控制在PWM周期内可用的采样窗口之内。对于20kHz的PWM频率，周期为50μs，采样窗口通常为5~10μs，完全满足要求。
4.5 案例拆解：某伺服驱动器电流采样链路调试实录
某工业伺服驱动器项目，额定电流10A，峰值电流20A，PWM频率16kHz，电流环带宽要求1.5kHz。初始方案采用双电阻采样，采样电阻为10mΩ/2W合金电阻，调理电路使用仪表放大器INA240（增益20V/V），ADC为STM32G474内置12位ADC，同步采样模式。
初始现象：在电机低速带载运行时，电流波形出现明显的周期性毛刺，频率与PWM开关频率一致，且d轴电流波动超过±0.5A，导致转矩波动和噪音。
分析过程：使用示波器测量采样电阻两端波形，发现开关瞬间存在约200mV的尖峰电压，持续约0.5μs。进一步检查发现，该尖峰来源于功率管开关时的di/dt耦合到采样电阻的寄生电感上。同时，ADC采样时刻恰好落在开关后的振铃区间内，导致采样值包含了噪声分量。
解决步骤：
- 将采样电阻更换为低感值的四端子合金电阻（感值<2nH），并优化PCB布局，缩短采样电阻到运放的走线距离。
- 在运放输入端增加RC低通滤波，R=100Ω，C=1nF，截止频率约1.6MHz，用于抑制高频振铃。
- 调整ADC触发时刻，将采样点从PWM周期的中心点偏移至开关后2μs处，避开振铃区间。
- 在软件中增加滑动平均滤波，对连续4次采样值取平均，进一步抑制残余噪声。
结果对比：优化后，d轴电流波动从±0.5A降至±0.08A，电流波形毛刺消失，电机噪音明显降低。同时，系统效率提升了约0.5%，因为采样电阻的损耗有所降低。
复盘经验：电流采样链路的噪声问题往往是硬件布局、器件选型和软件采样策略共同作用的结果。在调试时，应先用示波器定位噪声来源，再针对性地调整硬件和软件参数，避免盲目增加滤波阶数导致电流环带宽下降。
4.6 常见误区与总结复盘
误区一：采样电阻越大越好。虽然大阻值能提高信噪比，但损耗和温升会显著增加，且大阻值电阻的寄生电感通常更大，反而引入更多高频噪声。正确做法是在满足ADC分辨率的前提下选择尽可能小的阻值。
误区二：低通滤波截止频率越低越好。过低的截止频率会滤除电流信号中的有效谐波分量，导致电流环带宽下降，动态响应变差。滤波器设计应基于电流环带宽和PWM开关频率的折中。
误区三：ADC采样时刻随意设置。采样时刻必须避开功率管开关瞬间的噪声窗口，同时保证三相采样同步。建议使用PWM中心对齐触发，并在硬件上增加采样保持电路。
误区四：忽略采样电阻的温漂。合金电阻的温漂系数通常为±50ppm/°C，在高温环境下阻值变化会导致电流测量误差。对于高精度应用，应选择温漂系数更低的精密电阻，或增加温度补偿算法。
总结而言，电流采样与重构链路的设计需要从系统角度出发，综合考虑功率级特性、信号调理精度和数字控制器的采样能力。硬件上，采样电阻选型、PCB布局和滤波设计是基础；软件上，采样时刻配置、重构算法和补偿策略是关键。只有硬件与软件协同优化，才能构建出高精度、高可靠性的电流采样系统，为位置环和速度环提供准确的反馈信息。