📚 课程目录第2章伺服系统基础

2、伺服系统基础：伺服电机类型、编码器原理、伺服驱动器核心功能

伺服系统是机电一体化的核心执行单元，其本质是一个高带宽、高精度的闭环控制系统。在FPGA介入之前，我们必须先厘清被控对象（电机）、感知元件（编码器）以及控制载体（驱动器）三者的物理特性与接口关系。FPGA的优势在于并行处理与纳秒级时序控制，但若对伺服基础理解不深，再强的算力也无法转化为平稳的力矩输出。本节将围绕伺服电机的分类与选型、编码器的工作原理与信号解析、伺服驱动器的功能架构展开，为后续FPGA算法实现奠定物理与信号层面的基础。

上图展示了伺服系统的基本闭环链路：FPGA作为控制核心，接收上位机指令，结合编码器反馈与电流采样，通过PWM控制驱动器功率级，驱动电机旋转。理解这一链路中各模块的物理特性与接口时序，是进行FPGA逻辑设计的前提。

2.1 伺服电机类型与选型要点

核心原理：从有刷到无刷的演进

伺服电机经历了从有刷直流电机到交流永磁同步电机（PMSM）的演进。有刷电机因电刷磨损、换向火花等问题，在高端伺服领域已被无刷电机取代。当前工业伺服主流为永磁同步电机（PMSM），其转子采用稀土永磁体，定子绕组通入三相正弦电流产生旋转磁场，与转子磁场相互作用产生电磁转矩。PMSM具有高功率密度、高效率、低惯量、控制精度高等优点。

另一种常见类型是无刷直流电机（BLDC），其反电动势为梯形波，控制方式相对简单（六步换向），但转矩脉动较大，适用于对平稳性要求不高的场合。此外，还有直流有刷伺服电机（用于低成本教学设备）和直线电机（用于高加速度直驱场景）。

类型	反电动势波形	控制方式	转矩脉动	典型应用
PMSM	正弦波	FOC（磁场定向控制）	小	数控机床、机器人关节
BLDC	梯形波	六步换向	较大	风扇、水泵、低成本伺服
有刷直流	直流	H桥PWM	中	教学实验、玩具
直线电机	正弦/梯形	FOC/直接驱动	取决于设计	半导体设备、高速贴片机

选型判断方法

选型需关注以下关键参数：额定转矩（连续运行上限）、峰值转矩（加减速瞬间需求）、转子惯量（影响响应速度，惯量匹配原则建议负载惯量与电机惯量比≤10）、额定转速、编码器分辨率（决定定位精度）、防护等级（IP等级）以及冷却方式（自然冷却/强制风冷/液冷）。

经验提醒：在FPGA控制方案中，优先选择正弦波PMSM并搭配值编码器。值编码器可省去上电找零过程，简化FPGA逻辑设计。若选用增量式编码器，则需额外设计零位搜索逻辑。

案例拆解：机器人关节电机选型

某六轴机器人关节要求：峰值转矩12Nm，额定转速3000rpm，定位精度±0.02mm（末端），关节惯量0.5kg·m²。初步选型为400W中惯量PMSM，额定转矩1.27Nm，搭配减速比10的行星减速器，输出峰值转矩12.7Nm满足要求。但核算惯量比：电机转子惯量0.17kg·cm²，折算到电机侧的负载惯量为0.5/(10²)=0.005kg·m²=50kg·cm²，惯量比≈294，远超推荐值。最终改用750W电机（转子惯量0.48kg·cm²）搭配减速比5，惯量比降至约52，仍偏高但可通过FPGA中的陷波滤波器抑制机械谐振。

风险提示：惯量比过大会导致系统响应迟钝、易振荡。FPGA虽然能通过算法补偿部分机械谐振，但根本解决仍需从电机选型与机械设计入手。切勿盲目依赖控制算法弥补硬件选型缺陷。

2.2 编码器原理与信号解析

核心原理：位置感知的两种技术路线

编码器是伺服系统的“眼睛”，分为增量式与值式两大类。增量式编码器输出A/B正交脉冲信号（以及Z零位脉冲），通过脉冲计数与相位判断获取相对位置与方向。值编码器则直接输出当前位置的二进制码（如单圈17位、多圈25位），断电后位置不丢失。

从物理实现上，又分为光电编码器（光栅盘+光电接收管，精度高但怕污染）与磁编码器（磁阻/霍尔元件，抗污染、耐冲击，精度略低）。近年来，BiSS-C、SSI、EnDat等数字串行协议成为高端伺服标配，支持高速率（>10Mbps）与CRC校验。

信号解析与FPGA接口

对于增量式编码器，FPGA需实现正交解码：检测A/B相位差90°的电平变化，通过状态机判断正反转，并进行4倍频计数。典型接口电路需考虑差分信号（RS-422）接收、滤波去毛刺。对于值编码器，FPGA需实现对应协议的时序主机（Master），如BiSS-C的时钟-数据交互时序。

// 增量编码器正交解码状态机（Verilog伪代码）
always @(posedge clk) begin
  case ({A_prev, B_prev, A_cur, B_cur})
    4'b0001, 4'b0111, 4'b1110, 4'b1000: counter <= counter + 1; // 正转
    4'b0010, 4'b0100, 4'b1101, 4'b1011: counter <= counter - 1; // 反转
    default: counter <= counter; // 无变化或毛刺
  endcase
end

案例拆解：编码器噪声导致的定位抖动

某设备使用增量式编码器（2500线，4倍频后10000脉冲/转），FPGA中位置环采样周期125μs。现场出现定位抖动±3个脉冲。排查过程：先用示波器测量A/B差分信号，发现上升沿存在约200ns的振铃。进一步检查发现屏蔽层单端接地不良，且编码器线缆与动力线平行走线超过2米。解决措施：①将屏蔽层改为双端接地（低频磁场干扰场景）；②动力线与编码器线分开走线槽，间距≥10cm；③在FPGA输入端增加数字滤波（采样窗口20ns）。处理后抖动降至±1脉冲以内。

复盘要点：编码器信号完整性直接影响闭环性能。FPGA虽然可以软件滤波，但硬件层面的布线、屏蔽、差分匹配（终端电阻120Ω）更为关键。建议在FPGA中同时监控Z脉冲与位置计数值，若发现Z脉冲位置与预期偏差过大，可触发编码器故障报警。

2.3 伺服驱动器核心功能

核心原理：功率变换与电流闭环

伺服驱动器本质是一个三相逆变器，将直流母线电压（通常310V或540V）通过IGBT/IPM的PWM斩波，转换为频率、幅值可调的三相交流电。其核心功能包括：电流采样（通常采样两相或三相下桥臂电阻或霍尔传感器）、电流闭环（PI调节器，带宽通常2-5kHz）、PWM生成（SVPWM或SPWM，载波频率8-16kHz）、保护功能（过流、过压、欠压、过温、编码器故障）。

在FPGA+驱动器的架构中，FPGA通常负责电流环与速度环，而驱动器仅作为功率放大与保护单元。此时FPGA直接输出PWM波（如中心对齐的互补PWM带死区），并接收ADC采样的电流值。

功能对比：传统驱动器 vs FPGA直控方案

功能模块	传统伺服驱动器	FPGA直控方案
电流环	硬件模拟或DSP实现	FPGA并行流水线，延迟可低至1-2μs
PWM生成	专用芯片或DSP外设	FPGA自定义载波/死区/调制方式
编码器接口	专用ASIC	FPGA灵活支持多种协议
保护逻辑	硬件比较器+软件	FPGA快速关断（<1μs）
通信	EtherCAT/脉冲	FPGA可集成EtherCAT从站IP

实战场景：电流环带宽对系统性能的影响

在高速主轴应用中，要求电流环带宽≥3kHz。传统DSP方案电流环执行时间约10μs（采样→计算→更新PWM），而FPGA方案可做到2μs以内。更高的电流环带宽意味着对反电动势扰动、负载突变的抑制能力更强，从而减小速度波动。实测对比：在相同负载扰动下，FPGA方案的速度跌落比DSP方案小40%，恢复时间缩短60%。

关键提醒：FPGA直控驱动器时，必须重视死区补偿与ADC采样同步。PWM载波周期内，电流采样应固定在PWM中心点（此时电流纹波最小），FPGA需产生同步触发信号给ADC。死区时间（通常1-3μs）会导致输出电压畸变，需在电流环中加入死区补偿算法。

总结复盘

伺服系统基础是FPGA控制算法落地的物理根基。选型时需综合电机类型、编码器协议、驱动器接口三者的匹配性。FPGA的优势在于将电流环、编码器解码、PWM生成集成于单一芯片，实现极低延迟与高确定性。但这也要求设计者对电机模型、编码器时序、功率电路特性有深入理解。建议在FPGA开发初期，先使用仿真模型验证编码器解码与电流环算法，再逐步过渡到硬件在环测试。