课程导入：以太网MAC与PHY技术详解
以太网自1973年由Xerox PARC的Robert Metcalfe发明以来，已经走过了半个世纪的演进历程。从最初3Mbps的同轴电缆总线拓扑，到如今800Gbps甚至1.6Tbps的光模块互联，以太网始终保持着"简单、健壮、可扩展"的核心设计哲学。在每一代以太网技术的背后，MAC（Media Access Control，介质访问控制）与PHY（Physical Layer，物理层）这对"黄金搭档"构成了数据链路层与物理层的核心分工。MAC负责逻辑层面的帧封装、寻址、差错检测与介质访问控制，而PHY则负责将数字比特流转换为适合特定物理介质传输的电信号或光信号。理解MAC与PHY的职责边界、接口标准与协同机制，是深入掌握以太网系统设计、调试与优化的基石。本课程将沿着"从逻辑到物理、从协议到实现、从理论到排障"的主线，系统拆解MAC与PHY的每一个关键技术细节。
1.1 以太网发展历程：从共享总线到高速全双工
以太网的发展史本质上是一部"不断打破瓶颈"的历史。1973年，Metcalfe在Xerox PARC设计了第一个实验性以太网，采用同轴电缆作为共享介质，所有节点通过CSMA/CD（载波监听多路访问/冲突检测）机制竞争信道。这一时期的以太网速率仅为2.94Mbps，拓扑结构为总线型，任何节点发送数据前必须先监听信道是否空闲，若发生冲突则退避重传。1980年，DEC、Intel和Xerox联合发布了DIX Ethernet 1.0规范，速率提升至10Mbps，这就是著名的"10BASE5"（粗缆以太网）。1983年，IEEE 802.3工作组正式将以太网标准化，定义了MAC子层和物理层的详细规范，从此以太网进入了标准化发展的快车道。
1990年代，随着双绞线介质的引入（10BASE-T），以太网从总线拓扑转向星型拓扑，物理层开始使用曼彻斯特编码，并通过RJ-45连接器实现结构化布线。1995年，100BASE-TX（快速以太网）问世，采用4B/5B编码和MLT-3信号，速率提升10倍。1999年，千兆以太网（1000BASE-T）发布，采用PAM-5编码和5电平信号，在Cat5e双绞线上实现了125Mbaud的符号率。2002年，10G以太网标准完成，首次大规模引入光纤介质和XGMII接口，MAC与PHY的分离设计变得更为关键。此后，40G/100G（2010年）、200G/400G（2017年）以及当前的800G（2024年）以太网标准相继落地，每一代速率跃升都伴随着编码方案、接口宽度和信号完整性设计的重大变革。
1.2 MAC与PHY的角色定位：逻辑与物理的分工协作
MAC子层位于数据链路层的下半部分，直接面向逻辑链路控制（LLC）子层。其核心职责包括：帧的组装与解析（添加/去除前导码、SFD、目的/源MAC地址、长度/类型字段、FCS校验）、介质访问控制（在半双工模式下执行CSMA/CD算法，在全双工模式下实现PAUSE帧流控）、错误检测（通过CRC-32计算帧校验序列）以及地址过滤（根据目的MAC地址决定帧是否上送上层协议栈）。MAC层不关心比特流如何在物理介质上传输，它只处理"帧"这一逻辑单位。
PHY层则承担了所有物理信号的生成与恢复任务。其内部通常包含三个子层：PCS（物理编码子层）负责数据编码（如100BASE-TX的4B/5B、1000BASE-T的PAM-5映射、10GBASE-R的64B/66B）、加扰/解扰以及链路状态监测；PMA（物理介质附加子层）负责串行化/解串行化、时钟恢复（CDR）以及发送端的并串转换；PMD（物理介质相关子层）负责驱动双绞线或光模块，包括线路编码、发射功率控制、接收灵敏度调节等。PHY还通过MDIO/MDC管理接口向MAC或CPU暴露寄存器，用于配置速率、双工模式、环回测试、中断状态等。
| 功能维度 | MAC 子层 | PHY 子层 |
|---|---|---|
| 处理单位 | 帧（Frame） | 比特流 / 符号（Symbol） |
| 核心协议 | CSMA/CD、PAUSE帧、VLAN标签 | PCS编码、PMA时钟恢复、PMD信号驱动 |
| 接口方向 | 向上对接LLC/网络层 | 向下对接RJ45/光模块 |
| 时钟特性 | 与系统时钟同步，接口时钟由PHY提供或本地生成 | 必须恢复线路时钟，容忍ppm级频偏 |
| 错误处理 | CRC校验、丢弃坏帧、统计错误计数 | 信号丢失（LOS）、误码率监测、链路协商 |
| 管理接口 | 通常通过PCIe/AXI总线访问 | 通过MDIO/MDC（寄存器地址0-31）访问 |
在实际硬件设计中，MAC与PHY的物理位置决定了系统架构。集成MAC的SoC（片上系统）通过RGMII/SGMII接口连接外部PHY芯片，这是目前最主流的方案。部分高端交换芯片将MAC集成在内部，通过SerDes直接驱动光模块，此时PHY功能由光模块内部的DSP实现。理解MAC与PHY的边界，有助于工程师在调试时快速定位问题：如果MAC侧统计的CRC错误帧增多，而PHY侧误码率正常，问题大概率出在MAC与PHY之间的接口时序或信号完整性上；反之，如果PHY报告信号丢失或链路协商失败，则应优先检查物理介质和连接器。
1.3 OSI模型映射：以太网在七层模型中的精确位置
OSI参考模型将网络通信划分为七个层次，以太网技术主要覆盖物理层（L1）和数据链路层（L2）。但需要特别注意的是，IEEE 802.3标准将数据链路层进一步细分为MAC子层和LLC子层，而物理层则细分为PCS、PMA和PMD三个子层。这种细分并非学术上的繁琐，而是工程实现的需要：不同速率、不同介质的以太网可以共享相同的MAC逻辑，只需更换PHY子层即可。例如，一个支持10/100/1000Mbps自适应的MAC，可以通过配置不同的PHY芯片来适配双绞线或光纤介质。
在TCP/IP协议栈的实际运行中，数据包的封装路径为：应用层数据 → TCP/UDP头 → IP头 → 以太网帧头（目的MAC + 源MAC + 类型/长度）→ FCS。当数据包到达目的主机时，MAC层首先检查目的MAC地址是否匹配本机地址（或广播/组播地址），匹配则接收并剥离帧头，将Payload上送网络层。这一过程中，MAC层还负责处理VLAN标签（802.1Q）、优先级映射（802.1p）以及流控帧。PHY层则完全不感知IP地址或MAC地址，它只负责将MAC传来的比特流进行编码、调制、发送，以及从线路信号中恢复时钟和数据。
1.4 课程学习路径与目标：从原理到实战的系统化进阶
本课程共30章，按照"基础原理 → 接口技术 → 编码与信号 → 调试实战"四个阶段递进。第一阶段（第1-5章）聚焦MAC与PHY的基本概念、OSI映射、MII家族接口（MII/RMII/GMII/RGMII/SGMII）的时序与信号定义；第二阶段（第6-12章）深入PHY内部，讲解PCS编码（8b/10b、64b/66b）、PMA的时钟恢复与均衡技术、PMD的线路驱动与接收，以及Auto-Negotiation（自动协商）机制；第三阶段（第13-20章）覆盖高速以太网设计中的信号完整性、电源完整性、PCB布局布线、电磁兼容（EMC）以及光模块接口（SFP+/QSFP28/OSFP）的硬件设计要点；第四阶段（第21-30章）则通过大量真实案例，讲解以太网调试方法论、眼图测试、误码率分析、常见故障模式（如链路闪断、速率协商失败、CRC错误激增）以及系统级优化策略。
完成本课程后，学员应达到以下能力目标：第一，能够独立阅读并理解IEEE 802.3标准中关于MAC和PHY的关键章节，快速查阅寄存器定义和时序参数；第二，能够根据项目需求选择合适的MAC-PHY接口方案（如低功耗场景选RMII，高速背板选SGMII），并完成原理图设计和PCB布局指导；第三，能够使用示波器、逻辑分析仪和网络分析仪对以太网信号进行眼图测试、抖动分析和协议解码，准确定位故障点；第四，能够针对实际产品中的以太网性能瓶颈（如吞吐量不足、延迟过高、丢包率超标）提出有效的优化方案。