📚 课程目录第4章 Bootloader启动流程总览

4、Bootloader启动流程总览：从复位到跳转内核的完整阶段划分（ROM代码、SPL、TPL、主Bootloader）

嵌入式系统上电后，CPU 从复位向量取指执行，到最终把控制权交给操作系统内核，中间经历的所有固件逻辑统称为 Bootloader 启动流程。在复杂 SoC（如 i.MX8、AM64x、RK3588、Zynq UltraScale+）中，这一过程不再是单一 U-Boot 镜像顺序执行，而是由 ROM 固化代码、SPL（Secondary Program Loader）、TPL（Tertiary Program Loader）和主 Bootloader 多级接力完成。理解每一级的职责边界、加载地址、运行环境与交接条件，是进行板级移植、启动优化和故障定位的基础。本章从复位信号释放开始，逐级拆解完整启动链路的阶段划分与硬件适配要点。

上图展示了从复位到内核跳转的四级流水线结构。实际项目中并非所有 SoC 都强制使用四级，例如 i.MX6 仅使用 ROM Code + SPL + U-Boot，而 AM64x 则明确使用 ROM + TIFS + SPL + U-Boot 的复杂链路。下面逐阶段展开原理、适配方法和实战要点。

4.1 ROM 代码：芯片出厂固化的第一棒

核心原理：ROM Code（又称 BootROM）是芯片设计阶段固化在硅片内部的只读程序，不可修改。CPU 复位后首先执行的就是这段代码。它的主要职责包括：采样 Boot Mode 引脚或 eFUSE 配置，确定启动介质（SD/eMMC/NAND/SPI-NOR/UART/USB）；初始化最基本的时钟和片上 SRAM；从选定介质读取 SPL 到内部 SRAM 并跳转执行。ROM Code 通常只有几十 KB，但承担着“从零到一”的硬件初始化任务。

判断方法：查看芯片手册的 Boot ROM 章节，重点关注三个参数：支持启动介质列表、SRAM 大小及地址映射、启动设备选择机制。例如 i.MX8M Plus 的 ROM Code 支持从 SD/eMMC/NAND/SPI-NOR/USB 启动，内部 SRAM 为 256KB，其中前 128KB 用于存放 SPL。实际开发中，通过拨码开关或电阻配置 Boot Mode 引脚电平，即可选择启动介质。

  实战场景：某项目使用 NXP i.MX8M Plus 设计工业 HMI，需要支持从 eMMC 启动。硬件工程师将 Boot Mode 引脚 BOOT_MODE[3:0] 配置为 0b0010（eMMC 启动模式）。上电后 ROM Code 自动初始化 USDHC 控制器，从 eMMC 的 boot partition 1 读取 SPL。此时若 eMMC 未烧录或 boot partition 配置错误，串口会打印 romcode: no boot device 错误。排查时首先用示波器测量 eMMC CLK 引脚，确认 ROM Code 是否发出了读命令。

风险提示：ROM Code 阶段无法使用外部 DDR，所有代码必须在内部 SRAM 中运行。因此 SPL 镜像大小必须严格小于 SRAM 可用空间（通常 128KB~512KB）。若 SPL 编译后超出限制，链接器会报错，此时需要裁剪功能或使用压缩技术。

4.2 SPL：最小硬件初始化与 DDR 训练

核心原理：SPL 是 ROM Code 加载到 SRAM 中的第二级引导程序，通常由 U-Boot SPL 构建。它的核心任务是完成最小硬件初始化：设置系统时钟 PLL、初始化 DDR 控制器并进行内存训练、使能存储控制器（如 eMMC/SD 控制器）、配置串口用于调试输出。SPL 运行在 SRAM 中，代码量小、执行速度快，完成后将主 Bootloader 从存储介质加载到 DDR 中并跳转。

操作流程：以 U-Boot SPL 为例，典型构建流程如下：

配置 defconfig，启用 CONFIG_SPL=y 和 CONFIG_SPL_DRIVERS_MISC=y。
编写板级初始化文件 board/<vendor>/<board>/spl.c，实现 board_init_f 和 board_init_r。
配置 DDR 参数表，包括时序参数、颗粒型号、地址映射。
编译生成 SPL 二进制，烧录到启动介质指定偏移。

案例拆解：某瑞芯微 RK3588 项目，SPL 需要初始化 LPDDR5 颗粒。硬件使用 4 颗 16Gbit LPDDR5，数据总线 64bit。调试过程中发现 DDR 训练失败，串口输出 ddr training failed。分析步骤：

检查 DDR 电源电压：VDD2 为 1.1V，VDDQ 为 1.1V，实测正常。
检查时钟频率：配置为 2112MHz，示波器测量 DDRCLK 正常。
检查地址映射：RK3588 的 DDR 控制器支持 4 个 CS，每个 CS 对应 2 颗颗粒，确认硬件连接无误。
最终定位为 PHY 训练参数中 ca_odt 配置错误，修改后训练通过。

调试项	检查方法	典型值	异常表现
DDR 电源	万用表测量 VDD/VDDQ	1.1V/1.1V	电压跌落导致训练失败
时钟频率	示波器测量 DDRCLK	2112MHz	频率偏差超过 ±5%
颗粒型号	读取 SPD 或手册	LPDDR5-6400	时序参数不匹配
地址映射	对照原理图	CS0/CS1 正确	片选信号接反

经验提醒：SPL 阶段串口输出是调试的“生命线”。务必在 board_init_f 早期初始化 UART，并设置 CONFIG_DEBUG_UART。这样即使 DDR 初始化失败，也能通过串口打印定位到具体寄存器。

4.3 TPL：复杂 SoC 的中间缓冲层

核心原理：TPL 是三级引导中的可选阶段，主要用于解决“SRAM 容量不足”和“DDR 初始化代码过大”的矛盾。在某些 SoC 中，DDR 初始化代码（包括 PHY 固件）超过 SRAM 容量，无法在 SPL 中完整包含。此时引入 TPL：TPL 仅初始化最基本的时钟和存储控制器，从外部介质加载 SPL 到 SRAM；SPL 再完成 DDR 训练并加载主 Bootloader。TPL 代码量通常控制在 16KB~32KB 以内。

判断方法：查看 SoC 的启动流程图，若 ROM Code 之后存在两个连续的加载阶段（如 ROM→TPL→SPL→U-Boot），则说明使用了 TPL。典型例子是 TI AM64x：ROM Code 加载 TIFS（安全固件）和 TPL 到 SRAM，TPL 初始化 DDR 后加载 SPL，SPL 再加载 U-Boot。这种设计将安全启动和功能启动分离，提高了灵活性。

实战场景：在 TI AM64x 项目中，TPL 需要支持从 OSPI-NOR 启动。硬件设计使用 Macronix MX25LW51245G（512Mbit OSPI）。TPL 中需要配置 OSPI 控制器的时钟分频和读命令。调试时发现 TPL 无法正确读取镜像，使用逻辑分析仪抓取 OSPI 数据线，发现命令序列错误——读命令应为 0xEC（8D-8D-8D 模式），而代码中误用为 0x03（标准 SPI 模式）。修正后正常。

风险说明：TPL 阶段通常不启用中断和缓存，代码执行速度较慢。若 TPL 中加载大镜像（如超过 1MB），建议启用 DMA 加速。但 DMA 通道初始化本身也占用代码空间，需权衡。

4.4 主 Bootloader：完整引导环境与内核交接

核心原理：主 Bootloader（如 U-Boot、TF-A、UEFI）运行在 DDR 中，拥有完整的驱动框架、文件系统支持和命令行交互能力。它的职责包括：初始化所有外设驱动（网络、USB、显示等）、加载环境变量、从存储介质读取内核镜像（如 Image 或 zImage）、设备树（.dtb）和 initramfs，校验后跳转到内核入口。跳转前需要完成一系列硬件状态清理：关闭中断、禁用 MMU 和缓存、设置 CPU 寄存器（如 r0/r1/r2 传递参数）。

操作流程：标准 U-Boot 引导内核的命令序列如下：

setenv bootargs 'console=ttyS0,115200 root=/dev/mmcblk0p2 rw'
load mmc 0:1 0x80000000 Image
load mmc 0:1 0x83000000 imx8mp-evk.dtb
booti 0x80000000 - 0x83000000

其中 booti 用于引导 ARM64 内核，bootz 用于 ARM32 压缩内核，bootm 用于 U-Boot 自有格式。跳转前 U-Boot 会检查内核镜像的 magic number（ARM64 为 0x644d5241），并验证设备树结构是否合法。

案例拆解：某项目使用 Zynq UltraScale+ 平台，U-Boot 引导 Linux 时出现 FATAL: kernel too big 错误。分析过程：

检查内核镜像大小：ls -l Image 显示 38MB。
检查 DDR 内存布局：U-Boot 环境变量 kernel_addr_r=0x8000000，但该地址与 U-Boot 自身镜像重叠。
修改 kernel_addr_r=0x10000000（256MB 处），重新加载后正常。

引导方式	适用架构	镜像格式	跳转前状态
booti	ARM64	未压缩 Image	MMU 关闭，D-Cache 关闭
bootz	ARM32	压缩 zImage	解压到内存后跳转
bootm	通用	U-Boot 镜像（含头）	校验 CRC 后跳转
efi_stub	x86/ARM64	EFI 应用	通过 EFI 运行时服务跳转

  总结复盘：主 Bootloader 阶段最常见的错误是内存地址冲突。建议在 include/configs/<board>.h 中明确规划内存布局：内核加载地址、设备树地址、ramdisk 地址、U-Boot 自身位置、堆栈地址。使用 bdinfo 命令查看当前内存映射，确保各区域不重叠。

4.5 多级启动的硬件适配要点与排障路径

核心原理：多级启动链路的硬件适配贯穿每个阶段。ROM Code 阶段需要正确的 Boot Mode 引脚配置和启动介质选通；SPL 阶段需要精确的 DDR 参数和时钟配置；TPL 阶段需要极简的存储控制器初始化；主 Bootloader 阶段需要完整的外设驱动和内存规划。任何一个环节的硬件偏差都会导致启动失败。

判断方法：建立分阶段排查思维。当启动失败时，首先通过串口输出判断当前卡在哪个阶段：

无任何输出：ROM Code 未执行或串口未初始化，检查 Boot Mode 引脚和电源。
有 ROM 输出但无 SPL 输出：SPL 加载失败，检查存储介质和镜像偏移。
SPL 输出后卡死：DDR 初始化失败或主 Bootloader 加载失败。
U-Boot 输出但无法引导内核：检查内核镜像和设备树地址。

实战场景：某 i.MX8QM 项目，上电后串口输出 ROM: 0x0 后无任何反应。使用 JTAG 连接调试器，读取 PC 指针发现卡在 0x1c000000（SPL 加载地址）。检查 SPL 镜像头部，发现其链接地址为 0x1c000000，但 ROM Code 实际加载到 0x1c010000，偏移 64KB。原因是 SPL 的 CONFIG_SYS_TEXT_BASE 配置错误，修正后正常。

经验提醒：建议在硬件设计阶段预留以下调试接口：① 串口调试引脚（至少一路 UART）；② JTAG/SWD 调试接口；③ Boot Mode 引脚拨码开关；④ 启动介质选通电阻（0Ω 或 NC）。这些接口在开发阶段至关重要，量产时可根据需要移除。

总结复盘：Bootloader 多级启动的本质是“在资源受限条件下逐步建立完整运行环境”。ROM Code 利用片上 SRAM 完成最小引导，SPL 初始化 DDR 扩展内存空间，TPL 解决代码容量矛盾，主 Bootloader 提供完整功能。硬件适配的核心在于理解每一级的资源边界和交接条件。建议开发团队建立一张“启动阶段-硬件资源-关键参数”对照表，作为移植和排障的参考文档。