📚 课程目录第2章嵌入式系统基础

嵌入式系统基础：处理器架构、内存映射、外设接口与启动流程

从BSP（Board Support Package，板级支持包）开发者的视角来看，嵌入式系统并非简单的“CPU+外设”组合，而是一个由处理器架构、地址空间、接口协议和上电时序共同构成的有机整体。BSP的核心职责，就是弥合硬件逻辑与操作系统内核之间的鸿沟。本章将围绕四个关键维度展开：ARM与RISC-V的架构差异、内存映射的规划逻辑、主流外设接口的工程特性，以及从复位向量到内核解压的完整启动链路。理解这些底层机制，是后续编写芯片级驱动、配置设备树和优化内核启动性能的基石。

2.1 处理器架构：ARM与RISC-V的BSP视角

核心原理：指令集与特权模型

ARM（Cortex-A系列）与RISC-V是当前嵌入式Linux领域的两大主流架构。从BSP开发角度，最关键的差异并非指令集本身，而是异常模型（Exception Model）和特权级（Privilege Level）的实现方式。ARMv8-A架构定义了EL0（用户态）到EL3（安全监控态）四个异常级别，其中Linux内核运行在EL1，而ATF（ARM Trusted Firmware）运行在EL3。RISC-V则定义了M态（机器态）、S态（监管态）和U态（用户态），Linux内核运行在S态，而OpenSBI（RISC-V的M态固件）负责提供生态服务。

这种差异直接影响了BSP中底层初始化代码的编写。例如，在ARM上配置中断控制器（GIC）时，需要操作GICD（分发器）和GICC（CPU接口）两组寄存器，且必须确保在EL3或EL1下正确设置中断路由；而在RISC-V平台上，中断控制器（PLIC）的上下文保存与恢复机制则完全不同，BSP需要针对CLINT（核间中断与定时器）和PLIC分别编写驱动。

判断方法：如何选择架构与核

实时性要求：若系统需要硬实时响应（如工业控制），优先选择Cortex-R系列或带FPU的RISC-V核，并关注中断延迟指标。
生态兼容性：ARM拥有更成熟的工具链（DS-5、Arm Compiler）和丰富的SoC参考设计；RISC-V则依赖GCC和LLVM，但指令集可扩展性强。
功耗与面积：RISC-V的RVC（压缩指令）和可选扩展（如P扩展）能有效降低代码密度，适合IoT场景。

案例拆解：Cortex-A53与RV64GC的启动差异

假设我们在一块开发板上移植Linux 5.15。对于Cortex-A53，BSP需要先初始化GIC-400，设置各中断源的target为CPU0，并配置优先级掩码。代码片段如下：

/* ARM GIC-400 初始化 */
#define GICD_BASE 0x2F000000
#define GICC_BASE 0x2F001000
void gic_init(void) {
    uint32_t i;
    /* 禁用所有中断 */
    writel(0x0, GICD_BASE + GICD_CTLR);
    /* 设置SPI中断路由到CPU0 */
    for (i = 32; i < 128; i++) {
        writel(0x1, GICD_BASE + GICD_ITARGETSR(i));
    }
    /* 使能GIC */
    writel(0x1, GICD_BASE + GICD_CTLR);
    writel(0x1, GICC_BASE + GICC_CTLR);
}

而在RISC-V的RV64GC平台上，BSP则需通过OpenSBI的SBI调用完成类似功能，或者直接操作PLIC的寄存器。PLIC的使能寄存器按上下文（context）分组，每个上下文对应一个HART（硬件线程），BSP需要为每个HART设置中断使能位和优先级阈值。

复盘要点：ARM的GIC是全局统一的中断控制器，而RISC-V的PLIC是分布式结构。BSP开发时，务必先阅读SoC手册中的“Interrupt Mapping”章节，确认每个外设中断号与CPU核的对应关系，否则会出现中断丢失或CPU0负载不均的问题。

2.2 内存映射：地址空间与BSP的“地图”

核心原理：从物理地址到虚拟地址

内存映射是BSP开发中最容易出错却又最基础的部分。嵌入式SoC通常将DDR、SRAM、Flash以及各类外设寄存器统一编址到32位或36位物理地址空间。以典型的ARM SoC为例，地址空间通常划分为：0x0000_0000~0x3FFF_FFFF（DDR）、0x4000_0000~0x5FFF_FFFF（片上外设）、0x6000_0000~0x7FFF_FFFF（外部存储控制器）。BSP的核心任务之一，就是通过MMU页表将这些物理地址映射到内核虚拟地址空间，并设置正确的缓存属性和执行权限。

操作流程：构建内存映射表

获取SoC内存布局：从芯片手册的“Memory Map”章节提取各外设基地址和大小。
定义设备树节点：在.dtsi文件中为每个外设添加reg = <0x地址 0x大小>属性。
配置MMU：在BSP的启动汇编代码中，设置TTBR0/TTBR1寄存器，并填充页表项。对于设备内存（Device Memory），应使用Device-nGnRnE属性，禁止缓存和写合并。
验证映射：通过/proc/iomem或devmem工具检查映射结果。

案例拆解：外设寄存器重映射的坑

某项目使用FPGA通过AXI总线挂载到ARM的地址空间0xA000_0000。BSP工程师在设备树中配置了reg = <0xA0000000 0x10000>，但驱动中访问时总是读到0xFFFFFFFF。排查后发现，FPGA的AXI从设备要求对齐访问，而驱动使用了readl_relaxed()，该函数在ARMv8上可能触发非对齐访问。解决方案是将驱动中的访问函数改为readl()，并在设备树中添加dma-coherent属性以告知内核该设备支持一致性DMA。

内存区域	典型地址范围	缓存属性	BSP注意事项
DDR	0x0000_0000 - 0x3FFF_FFFF	Normal, Write-Back	需配置DDR控制器时序参数
片上SRAM	0x2000_0000 - 0x200F_FFFF	Normal, Write-Through	常用于存放关键数据或引导代码
外设寄存器	0x4000_0000 - 0x5FFF_FFFF	Device-nGnRnE	禁止缓存，必须使用volatile访问
Flash控制器	0x6000_0000 - 0x6FFF_FFFF	Normal, 只读	需处理写保护与擦除时序

风险提示：在BSP早期调试阶段，切勿直接对设备内存使用memset()或memcpy()，这些函数会触发缓存操作，导致数据不一致。应使用ioremap()后配合readl/writel系列函数。

2.3 外设接口：从物理协议到内核驱动

核心原理：接口的电气与逻辑特性

BSP工程师需要同时理解接口的物理层（电平标准、时序）和逻辑层（寄存器、DMA）。以SPI为例，其四线制（SCLK、MOSI、MISO、CS）看似简单，但在高速模式下（如50MHz），信号完整性成为关键。BSP需要配置SPI控制器的时钟极性（CPOL）和相位（CPHA），并确保DMA描述符的地址对齐。而I2C接口则涉及开漏输出和上拉电阻的匹配，BSP需处理总线仲裁和时钟拉伸（Clock Stretching）场景。

操作流程：外设驱动开发的标准路径

步骤1：阅读SoC外设章节，确认接口的寄存器偏移和位域定义。
步骤2：在设备树中描述外设的时钟、中断、DMA通道和引脚复用（Pinmux）。
步骤3：编写Linux驱动，使用platform_driver框架，在probe()函数中获取IO资源并注册中断。
步骤4：使用iio、input或tty子系统向上层暴露接口。

案例拆解：UART调试口的初始化

在BSP启动早期，UART是唯一的调试手段。以i.MX8M Mini为例，其UART2的初始化流程如下：

/* 设备树片段 */
&uart2 {
    pinctrl-names = "default";
    pinctrl-0 = <&pinctrl_uart2>;
    status = "okay";
};
&iomuxc {
    pinctrl_uart2: uart2grp {
        fsl,pins = <
            MX8MM_IOMUXC_UART2_RXD_UART2_DCE_RX 0x140
            MX8MM_IOMUXC_UART2_TXD_UART2_DCE_TX 0x140
        >;
    };
};

在BSP的汇编阶段，需要先使能UART2的时钟（CCM寄存器），然后设置波特率分频寄存器（UBIR、UBMR），最后配置UART控制寄存器（UCR1/UCR2）使能发送和接收。这一过程必须在MMU开启之前完成，因为此时还没有虚拟地址映射。

经验提醒：在调试新板卡时，建议在UART驱动中增加“早期控制台”（Early Console）支持，通过earlycon内核参数在MMU初始化前输出日志。这能极大缩短硬件故障定位时间。

2.4 启动流程：从复位向量到内核main

核心原理：多级引导链

现代嵌入式Linux的启动流程通常分为四个阶段：BootROM → SPL（Secondary Program Loader）→ U-Boot → 内核。BootROM是芯片出厂固化的代码，负责从SD卡、eMMC或Flash中加载SPL。SPL是U-Boot的精简版，主要完成DDR初始化，并将完整的U-Boot加载到内存。U-Boot负责加载内核镜像和设备树，然后跳转到内核入口。

操作流程：启动参数传递

BootROM阶段：读取启动引脚（Boot Mode）状态，选择启动介质。
SPL阶段：初始化时钟和DDR，设置栈指针，跳转到U-Boot。
U-Boot阶段：解析环境变量（bootcmd），从网络或存储介质读取内核。
内核阶段：解压内核到DDR，解析设备树，初始化子系统。

案例拆解：启动日志分析

以下是一段典型的启动日志，BSP工程师需要能快速定位问题：

U-Boot 2020.04 (Jan 05 2025 - 10:30:00)
DRAM:  2 GiB
MMC:   FSL_SDHC: 0, FSL_SDHC: 1
In:    serial
Out:   serial
Err:   serial
Net:   eth0: ethernet@30be0000
Hit any key to stop autoboot:  0
switch to partitions #0, OK
mmc0 is current device
** Unrecognized filesystem type **
=>

日志显示U-Boot已成功初始化DDR和MMC，但在读取文件系统时失败。这通常意味着eMMC分区表损坏或内核镜像未烧录。BSP工程师应使用mmc list和fatls mmc 0:1命令检查分区内容。

复盘总结：启动流程的BSP调试核心在于“分阶段验证”。先确认BootROM是否加载SPL（通过示波器测量DDR时钟），再确认U-Boot是否执行（通过串口日志），最后才排查内核启动参数。切忌跳过阶段直接怀疑内核代码。