嵌入式系统基础：硬件架构、处理器与总线、内存映射、中断与DMA等关键概念

设备驱动开发的本质，是让操作系统与底层硬件之间建立高效、稳定、可控的交互通道。在编写任何一行驱动代码之前，驱动工程师必须对目标嵌入式系统的硬件架构有清晰认知：处理器如何取指执行、总线如何承载数据流、内存地址如何映射到外设寄存器、中断如何打断CPU的常规流程、DMA如何绕过CPU搬运大块数据。这些概念不是孤立的理论点，而是驱动设计中每一个寄存器配置、每一段中断服务程序、每一次DMA描述符构建的决策依据。本章将围绕这五个核心维度展开，建立驱动开发所需的硬件视角。

2.1 硬件架构：从芯片手册到驱动代码的映射

核心原理：嵌入式处理器芯片内部并非一个 monolithic 的单一设备，而是由多个功能模块通过总线互连构成的系统。以典型的 ARM SoC 为例，芯片内部包含 CPU 核心（可能为多核）、中断控制器（GIC）、内存控制器（DDR Controller）、DMA 控制器、以及大量挂在不同总线上的外设 IP（UART、SPI、I2C、GPIO、Timer、Ethernet MAC 等）。这些外设 IP 各自拥有独立的寄存器组，通过总线地址译码映射到处理器的物理地址空间中。驱动工程师在编写代码时，本质上是在完成三件事：找到外设的基地址（内存映射）→ 配置其控制寄存器（总线访问）→ 响应其事件（中断或轮询）。

判断方法：拿到一块新开发板或新芯片时，驱动开发的第一步不是写代码，而是阅读芯片参考手册（Reference Manual）中的 Memory Map 章节。你需要明确以下信息：

• 外设基地址：例如 STM32F4 系列中 USART1 的基地址为 0x40011000，GPIOA 为 0x40020000。
• 总线归属：该外设挂在 AHB1 还是 APB1/APB2 总线上？这决定了其时钟使能寄存器位（RCC_AHB1ENR 或 RCC_APB2ENR）。
• 寄存器偏移：控制寄存器（CR）、数据寄存器（DR）、状态寄存器（SR）相对于基地址的偏移量。
• 位域定义：每个寄存器中各个 bit 或 bit 段的功能，例如 UART 的波特率分频系数、数据位长度、使能位等。

uart0: serial@10000000 {
    compatible = "fsl,imx6q-uart";
    reg = <0x10000000 0x4000>;   // 物理基地址与映射长度
    interrupts = <0 26 4>;        // GIC SPI 中断号26，高电平触发
    clocks = <&clks IMX6QDL_CLK_UART0>;
    status = "disabled";
};

2.2 处理器与总线：理解数据通路与访问时序

核心原理：处理器通过总线与所有外设通信。现代嵌入式 SoC 内部通常采用多层总线矩阵架构：CPU 核心通过 AXI（高级可扩展接口）或 AHB（高级高性能总线）连接高速外设（如 DDR 控制器、DMA、以太网 MAC），通过 APB（高级外设总线）连接低速外设（如 UART、I2C、GPIO）。这种分层设计是为了平衡性能与功耗——高速总线提供高带宽和突发传输，低速总线则简化设计、降低功耗。驱动工程师需要理解总线的以下关键属性：

• 数据宽度：32 位还是 64 位？访问 8 位寄存器时，总线控制器会自动处理对齐与掩码。
• 时钟频率：APB 外设时钟通常为几十 MHz，而 AXI 可达数百 MHz。这影响外设的波特率分频和定时器计数精度。
• 突发传输：DMA 和高速外设支持 burst 模式，一次传输多个数据，减少总线仲裁开销。
• 字节序：ARM 默认小端，但某些外设（如网络 MAC）可能支持大端模式，需要驱动中做字节交换。

操作流程：在驱动中访问外设寄存器时，推荐使用 Linux 内核提供的访问函数，而非直接解引用指针：

// 32位寄存器访问
u32 val = readl(reg_base + UART_CR);   // 读
writel(val | UART_CR_EN, reg_base + UART_CR);  // 写

// 16位寄存器访问
u16 status = readw(reg_base + DMA_STATUS);

// 8位寄存器访问
u8 data = readb(reg_base + GPIO_DATA);

这些函数会插入适当的内存屏障，确保访问顺序正确，避免编译器或 CPU 重排导致的外设操作时序错误。

2.3 内存映射：外设寄存器的地址空间与访问方法

核心原理：内存映射（Memory-Mapped I/O）是嵌入式系统中最主流的 I/O 编址方式。每个外设的寄存器被分配一段连续的物理地址，CPU 可以像访问普通内存一样使用 load/store 指令访问这些寄存器。与 x86 的独立 I/O 地址空间（IN/OUT 指令）不同，ARM、RISC-V 等嵌入式处理器完全依赖内存映射。这意味着：

• 外设寄存器地址与 RAM 地址统一编址，但通常位于不同的地址段（如 ARM 的 0x40000000 以上为外设区）。
• 访问外设寄存器与访问 RAM 的指令相同，但行为不同——读外设寄存器可能有副作用（如读 FIFO 会弹出数据）。
• MMU 可以将外设物理地址映射到内核虚拟地址，并设置缓存属性（通常标记为 Device 或 Strongly-ordered，禁止缓存和写合并）。

判断方法：在 Linux 中，可以通过 /proc/iomem 查看系统当前的物理内存映射情况。驱动开发时，需要区分以下三种地址：

2.4 中断与DMA：高效事件处理与数据搬运机制

核心原理：中断（Interrupt）是外设通知 CPU 处理事件的异步机制。当外设状态变化（如 UART 收到数据、GPIO 电平跳变、定时器溢出）时，中断控制器向 CPU 发送中断请求，CPU 暂停当前任务，跳转到对应的中断服务程序（ISR）执行处理，完成后返回被中断的任务。DMA（Direct Memory Access）则是一种无需 CPU 干预的数据搬运机制：DMA 控制器在外设与内存之间直接传输数据，传输完成后通过中断通知 CPU。两者的结合是嵌入式驱动设计的核心模式：中断负责“事件通知”，DMA 负责“批量数据搬运”。

操作流程：以 Linux 中断子系统为例，驱动中注册中断的标准流程为：

1. 在设备树中声明中断号与触发类型（上升沿、下降沿、高电平、低电平）。
2. 在 probe 函数中调用 devm_request_irq() 注册 ISR。
3. 在 ISR 中执行快速处理（读取状态寄存器、清除中断标志、唤醒等待队列或提交 tasklet/workqueue）。
4. 对于耗时操作（如协议解析、数据拷贝），使用 bottom half 机制（tasklet、workqueue、threaded IRQ）延迟处理。

DMA 驱动设计要点：

• 通道分配：DMA 控制器有多个通道，每个通道可配置为内存到内存、外设到内存、内存到外设等模式。
• 描述符：复杂 DMA 支持描述符链表，可连续执行多个传输任务。
• 缓冲区管理：使用 dma_map_single() 或 dma_alloc_coherent() 确保缓冲区物理地址连续且可被 DMA 访问。
• 同步：DMA 传输完成中断中调用 dma_unmap_single() 并通知等待的进程。

2.5 综合复盘：驱动开发中的硬件思维

本章所涉及的硬件架构、总线、内存映射、中断与 DMA 并非孤立知识点，而是驱动开发中环环相扣的决策链。一个典型的驱动初始化流程，实际上就是对这些硬件资源的整合过程：

1. 识别硬件资源：从设备树或板级文件获取外设基地址、中断号、DMA 通道、时钟源。
2. 使能基础设施：开启外设时钟、解除复位、配置引脚复用（Pin Mux）。
3. 映射与配置：ioremap 寄存器空间，按手册初始化控制寄存器。
4. 建立数据通路：根据数据量选择中断或 DMA 方式，分配缓冲区并映射。
5. 注册事件处理：注册中断处理函数，实现 bottom half 逻辑。
6. 验证与调优：通过逻辑分析仪或内核 trace 工具验证时序，调整中断优先级、DMA 突发长度等参数。

驱动工程师的调试能力，很大程度上取决于对硬件细节的敏感度。例如，当外设寄存器写入无效时，首先检查时钟是否使能；当中断不触发时，检查中断控制器中的使能位和触发类型是否匹配；当 DMA 数据错误时，检查 Cache 一致性和缓冲区对齐。这些排查路径，都建立在对本章基础概念的扎实理解之上。