课程导入：了解Coreboot的历史、目标、与BIOS/UEFI的区别，以及学习本课程所需的软硬件准备
固件（Firmware）是连接硬件与操作系统的桥梁，而BIOS（基本输入输出系统）作为个人计算机最古老的固件标准，已经服役了超过四十年。随着现代硬件架构的复杂化、安全需求的提升以及开源生态的蓬勃发展，传统BIOS和闭源UEFI固件逐渐暴露出可定制性差、启动速度慢、代码审计困难等问题。Coreboot——一个以开源方式重新定义固件启动流程的项目——正是在这一背景下应运而生。本章作为整个课程的导入，将系统梳理Coreboot的历史沿革、设计目标、与BIOS/UEFI的本质差异，并给出学习本课程所需的软硬件准备清单。无论你是嵌入式开发者、系统工程师、还是对底层技术充满好奇的极客，理解Coreboot都将为你打开一扇通往“从按下电源键到操作系统运行”这一完整链路的大门。
1.1 Coreboot的历史演进与社区生态
Coreboot的前身是LinuxBIOS，由Ron Minnich于1999年在洛斯阿拉莫斯国家实验室发起。当时的目标非常明确：让Linux集群节点能够在数秒内完成启动，从而支持大规模并行计算任务。传统BIOS在集群环境中需要逐台手动配置，且启动时间长达数十秒，严重制约了集群的扩展效率。LinuxBIOS最初只支持少数几种主板，但随着Google、AMD、Intel等公司的参与，项目在2008年正式更名为Coreboot，并逐步扩展了对x86、ARM、RISC-V等多种架构的支持。
Coreboot的核心哲学是“尽可能少做，但必须做对”。它只负责硬件初始化和加载payload（负载），而将操作系统引导、固件运行时服务等交给专门的payload（如SeaBIOS、Tianocore UEFI、GRUB2、LinuxBoot）来完成。这种分层设计使得Coreboot本身非常精简，通常只有几百KB的二进制大小，而传统UEFI固件动辄数十MB。
| 时间节点 | 关键事件 | 技术影响 |
|---|---|---|
| 1999年 | LinuxBIOS项目启动 | 首次实现Linux内核直接引导，绕过BIOS |
| 2008年 | 更名为Coreboot | 明确支持多架构、多payload策略 |
| 2011年 | Google Chromebook采用 | 验证了Coreboot在消费级产品中的可行性 |
| 2015年 | LinuxBoot（NERF）项目 | 将Linux内核作为payload，进一步缩短启动时间 |
| 2020年至今 | RISC-V架构支持 | 开源固件与开源硬件形成闭环 |
社区生态方面，Coreboot采用GPLv2许可证，所有代码托管在GitHub和Gerrit上。核心开发团队约50人，但活跃贡献者超过500人。每6个月发布一个稳定版本，同时维护多个长期支持分支。值得注意的是，Coreboot的硬件支持列表（mainboard目录）目前覆盖了超过300块主板，但相比市面上数千种主板型号，覆盖率仍然有限。因此，在实际项目中，往往需要根据具体硬件进行移植和适配。
1.2 Coreboot与BIOS/UEFI的本质区别
要理解Coreboot的价值，必须从启动流程、代码模型、安全模型和可定制性四个维度进行对比。传统BIOS运行在16位实模式下，代码以汇编为主，启动时先执行加电自检（POST），再加载MBR中的引导代码。UEFI则引入了32/64位运行环境、C语言编程接口、安全启动（Secure Boot）和驱动模型，但大多数UEFI实现仍然是闭源的，且包含大量冗余代码。
Coreboot的启动流程分为四个阶段：bootblock（最早期CPU和内存初始化）、romstage（内存初始化完成后的早期C环境）、ramstage（设备枚举和资源分配）、payload加载（将控制权交给SeaBIOS或LinuxBoot等）。这种分阶段设计使得每个阶段都可以独立调试，并且可以在romstage之后加载一个简单的串口调试器，极大方便了开发。
| 对比维度 | 传统BIOS | 闭源UEFI | Coreboot |
|---|---|---|---|
| 代码许可 | 专有，厂商保密 | 专有，NDA保护 | GPLv2开源 |
| 运行模式 | 16位实模式 | 32/64位保护模式 | 32/64位保护模式 |
| 启动速度 | 5-15秒 | 2-5秒 | 0.5-2秒（配合LinuxBoot） |
| 硬件初始化 | 汇编，固定逻辑 | C语言，驱动模型 | C语言，芯片级初始化 |
| 可定制性 | 几乎不可定制 | 受限于厂商SDK | 完全可定制，模块化编译 |
| 安全审计 | 无法审计 | 需签署NDA | 公开代码，社区审计 |
一个常被误解的概念是“Coreboot是UEFI的替代品”。实际上，Coreboot可以通过加载Tianocore（开源UEFI实现）作为payload，从而提供完整的UEFI运行时服务。这意味着Coreboot可以同时满足传统BIOS兼容（通过SeaBIOS payload）和现代UEFI需求（通过Tianocore payload）。这种灵活性是闭源固件无法比拟的。
1.3 学习本课程的软硬件准备
本课程将采用“理论+实践”双轨制教学。为了确保你能跟上实验环节，建议准备以下软硬件环境。如果你暂时没有实体硬件，可以使用QEMU模拟器完成大部分实验，但需要注意模拟器无法完全模拟真实硬件的时序和电气特性。
硬件准备清单
- 开发板/主板：推荐QEMU（虚拟）、Raspberry Pi 4（ARM架构）、Intel NUC或Chromebook（x86架构）。其中Chromebook是Coreboot官方支持最完善的消费级设备。
- SPI编程器：如CH341A或DediProg，用于烧录固件芯片。注意选择支持目标主板固件芯片封装（如SOIC-8、WSON-8）的编程器。
- 串口调试线：USB转TTL模块（如CP2102），用于查看Coreboot的串口日志。这是调试固件最重要的工具。
- 电源与连接线：稳定的直流电源、杜邦线、万用表（用于测量电压和信号）。
软件环境准备
- 操作系统：Ubuntu 22.04 LTS或Debian 12，64位。Coreboot的构建系统对Linux支持最好。
- 编译工具链：GCC、GNU Make、Flex、Bison、Python 3.8+、Git。安装命令：
sudo apt install build-essential flex bison libncurses-dev python3-pip git - Coreboot源码：通过Git克隆：
git clone https://github.com/coreboot/coreboot.git，并切换到稳定分支。 - Payload工具：SeaBIOS、Tianocore、GRUB2的源码或预编译二进制。
- flashrom工具：用于在Linux下读写固件芯片，安装命令：
sudo apt install flashrom
make menuconfig配置主板型号、芯片组、payload类型。编译生成build/coreboot.rom文件。接着，使用SPI编程器连接固件芯片，先备份原始固件（flashrom -r backup.rom），再写入Coreboot（flashrom -w coreboot.rom）。最后，通过串口线连接NUC的调试串口，观察启动日志。如果启动失败，可以使用cbfstool工具提取并分析日志。
1.4 常见误区与学习路径建议
初学者在学习Coreboot时，容易陷入以下几个误区。第一个误区是“Coreboot可以替代所有固件”。实际上，Coreboot只是启动链的一部分，它不包含ACPI（高级配置与电源管理接口）表、SMBIOS（系统管理BIOS）表等运行时数据，这些需要由payload或操作系统补充。第二个误区是“Coreboot只适合极客”。事实上，Google的Chromebook已经证明了Coreboot可以大规模商用，其稳定性和安全性足以满足普通用户需求。第三个误区是“编译Coreboot很简单”。虽然构建系统已经高度自动化，但配置选项繁多，且不同芯片组的初始化代码差异巨大，需要耐心阅读文档和代码。
为了高效学习，建议按照以下路径推进：第一阶段（第1-5章），掌握Coreboot的构建系统、目录结构和基本配置；第二阶段（第6-15章），深入理解bootblock、romstage、ramstage的代码流程，学会添加新的主板支持；第三阶段（第16-25章），学习payload集成、ACPI表生成、安全启动和固件更新机制；第四阶段（第26-30章），通过实际项目（如定制一台无BIOS的Linux服务器）综合运用所学知识。
| 学习阶段 | 核心技能 | 推荐实践项目 | 预期耗时 |
|---|---|---|---|
| 基础入门 | 构建系统、配置工具 | QEMU上编译并运行Coreboot | 1-2周 |
| 代码分析 | 启动流程、芯片初始化 | 为QEMU添加自定义PCI设备 | 3-4周 |
| Payload集成 | SeaBIOS/Tianocore配置 | 实现UEFI+CSM双模式启动 | 2-3周 |
| 硬件移植 | SPI编程、串口调试 | 为一块真实主板添加支持 | 4-8周 |
最后需要强调的是，Coreboot的学习曲线较为陡峭，但回报丰厚。一旦掌握了Coreboot，你将能够深入理解计算机启动的每一个细节，从CPU微码加载到PCIe总线枚举，从内存训练到ACPI电源管理。这种底层视角对于系统级性能优化、安全加固和硬件创新都至关重要。本课程将全程使用真实代码和可复现的实验，帮助你建立扎实的固件开发能力。