3、USB电气特性与信号：差分信号、D+/D-线路、电源管理（VBUS/GND）、设备枚举过程中的电气要求
USB（Universal Serial Bus）之所以能够成为近二十年来最成功的板级互连标准，其底层基础在于一套严谨且经过充分验证的电气规范。与RS-232、UART等单端异步串行接口不同，USB在物理层采用了差分信号传输机制，并定义了严格的电源分配与检测时序。本章将深入剖析USB 2.0（兼容USB 1.x）的电气核心：差分信号与D+/D-线路特性、VBUS/GND电源管理机制，以及设备枚举过程中对电气特性的硬性要求。理解这些底层规则，是进行嵌入式USB外设硬件设计、PCB Layout以及固件调试的必备前提。
3.1 差分信号与D+/D-线路的物理层设计
3.1.1 核心原理：为什么USB选择差分传输
USB 2.0 的数据传输依赖一对差分信号线：D+ 和 D-。差分传输的核心思想是：接收端通过比较两条线上的电压差（VDIFF = VD+ - VD-）来判定逻辑电平，而非像单端信号那样以电压为基准。这种设计带来了两个关键优势：共模噪声抑制和电磁干扰（EMI）降低。当外部噪声同时耦合到D+和D-上时，由于两条线受到的干扰几乎相同，差分电压不受影响，从而保证了信号完整性。此外，两条线中的电流方向相反，产生的磁场相互抵消，减少了对外辐射。
在USB 2.0规范中，全速（Full Speed, 12Mbps）和低速（Low Speed, 1.5Mbps）模式下的信号摆幅定义为：差分“1”状态（J状态）的电压范围为 +2.0V 至 +3.6V，差分“0”状态（K状态）为 -0.3V 至 +0.3V。而高速（High Speed, 480Mbps）模式则采用电流驱动模式，摆幅更小（约400mV），以支持更高的翻转速率。嵌入式开发者必须明确：D+/D- 不是普通的GPIO，它们需要专用的USB收发器（通常集成在MCU内部）来驱动。
3.1.2 判断方法：如何识别设备速度等级
USB主机通过检测D+/D-上的上拉电阻位置来识别设备速度。这是电气层面最直观的判断依据：
- 全速设备（FS）：在D+线上连接一个1.5kΩ上拉电阻至3.3V。主机检测到D+为高电平（>2.0V）时，判定为全速设备。
- 低速设备（LS）：在D-线上连接1.5kΩ上拉电阻。主机检测到D-为高电平时，判定为低速设备。
- 高速设备（HS）：初始以全速模式连接（D+上拉），随后在复位期间通过特殊的Chirp序列（K-J-K-J...）与主机握手，切换至高速模式。
在嵌入式硬件设计中，如果使用外部USB PHY芯片，必须确保上拉电阻的精度为±5%，且连接到正确的电源域（通常为3.0V~3.6V）。若使用MCU内置USB模块，该上拉电阻通常已集成在芯片内部，但需通过寄存器或特定引脚使能。
3.1.3 案例拆解：PCB Layout中的差分对布线
某嵌入式项目采用STM32F407（内置USB OTG FS/HS）设计一个数据采集设备。在PCB Layout阶段，工程师需要将D+/D-从MCU引脚引出至USB Type-C连接器。初始设计时，D+/D-走线长度分别为22mm和31mm，且未做阻抗控制。在USB 2.0全速模式下，设备可以枚举，但进行高速模式测试时（若使用外部PHY），眼图测试失败，信号质量严重劣化。
分析与解决过程：
- 测量差分阻抗：使用TDR（时域反射计）测试，发现D+/D-对地阻抗约为65Ω，远低于90Ω±15%的要求。原因是走线宽度不足且未参考完整地平面。
- 调整走线：将D+/D-走线宽度从0.15mm增加至0.25mm，并确保下方有连续的地平面。同时，将两条走线长度差控制在5mm以内（等长处理），以减少时序偏移。
- 增加共模扼流圈：在靠近连接器处串联一个共模电感（如ACM7060-701-2P），抑制共模噪声。
- 验证结果：重新打样后，差分阻抗稳定在88Ω~92Ω，高速眼图测试通过，误码率从10-6降至10-12以下。
3.2 电源管理：VBUS与GND的电气规范
3.2.1 核心原理：VBUS的供电与检测机制
USB总线通过VBUS引脚（通常为红色线）向设备供电。标准USB 2.0规范定义VBUS电压范围为4.75V~5.25V，最大允许电流为500mA（USB 2.0）或900mA（USB 3.0）。嵌入式设备在设计时必须考虑以下三点：
- VBUS检测：设备端需要检测VBUS是否有效（通常阈值设为4.4V左右），以决定是否启动内部电路。这通常通过一个分压电阻网络连接至MCU的ADC或比较器实现。
- 浪涌电流限制：设备插入瞬间，由于内部大电容充电，会产生较大的浪涌电流。规范要求设备在插入后10ms内将电流限制在500mA以内，否则可能导致主机端过流保护。
- 掉电处理：当VBUS低于4.4V或断开时，设备必须立即停止总线通信，并将D+/D-置于高阻态，防止反向电流损坏主机。
3.2.2 操作流程：嵌入式设备的电源上电时序
一个符合规范的USB设备电源设计应遵循以下时序：
- VBUS上电：连接器插入后，VBUS电压上升。设备端的VBUS检测电路（如分压电阻+比较器）在电压超过4.4V时输出高电平信号。
- 内部稳压启动：MCU或外设芯片的LDO/DC-DC开始工作，产生3.3V或1.8V核心电压。此时，D+/D-收发器仍处于高阻态。
- 上拉使能：在固件初始化完成后，使能D+（或D-）上的1.5kΩ上拉电阻。此时主机检测到设备连接，开始枚举流程。
- 软件配置：MCU配置USB时钟（通常为48MHz），并准备响应主机的控制传输请求。
如果设备使用电池供电或需要大电流（>500mA），则必须通过USB枚举过程中的配置描述符声明所需电流，并等待主机批准（通过Set Configuration请求）。在未获得批准前，设备不得从VBUS抽取超过100mA的电流。
3.2.3 案例拆解：VBUS跌落导致的枚举失败
某便携式打印机采用USB供电，内部包含一个峰值电流达1.2A的热敏打印头。在连接PC进行打印时，经常出现“无法识别的USB设备”错误。通过示波器测量VBUS波形发现：在打印头启动瞬间，VBUS电压从5.0V跌落至3.8V，持续约50ms。
根因分析：打印头启动电流远超USB规范允许的500mA，导致主机端USB端口的过流保护触发，VBUS被切断。同时，电压跌落导致设备端MCU复位，D+上拉被释放，主机判定设备断开。
解决方案：
- 在设备端增加一个大容量储能电容（如470μF/10V），在打印头启动时提供瞬时能量，避免VBUS电压跌落。
- 修改固件，在打印头启动前先通过USB请求将配置描述符中的bMaxPower字段设置为500mA，并等待主机确认。
- 若仍无法满足，则改为外部电源适配器供电，USB仅用于数据传输。
3.3 设备枚举过程中的电气要求与信号时序
3.3.1 核心原理：枚举的电气阶段划分
USB设备枚举是主机与设备之间一系列控制传输的集合，但每个阶段都有明确的电气要求。整个枚举过程可划分为以下关键电气事件：
| 阶段 | 电气行为 | 关键参数/时序 | 失败后果 |
|---|---|---|---|
| 设备连接检测 | 设备上拉D+/D- | 上拉电阻1.5kΩ±5%，电压>2.0V | 主机无法识别设备 |
| 总线复位 | 主机驱动SE0（D+和D-均为低） | 持续至少10ms | 设备未复位，枚举中止 |
| 设备地址分配 | 主机发送SET_ADDRESS请求 | 设备必须在5ms内完成地址切换 | 设备无响应，超时 |
| 读取描述符 | 主机发送GET_DESCRIPTOR请求 | 控制传输数据包最大64字节（FS） | 数据错误，CRC校验失败 |
| 配置完成 | 主机发送SET_CONFIGURATION | 设备开始按配置电流工作 | 电流超限，主机断开 |
3.3.2 判断方法：使用示波器验证枚举时序
在嵌入式调试中，当设备无法被主机识别时，应使用示波器（至少100MHz带宽）同时测量VBUS、D+和D-信号。典型的正常枚举波形应包含以下特征：
- VBUS上升沿：从0V上升至5V，上升时间应小于1ms，无过冲。
- D+上拉：在VBUS稳定后约10ms~100ms内，D+电压从0V跳变至约3.3V（全速设备）。
- 复位信号：主机驱动SE0，D+和D-均拉低，持续约10ms~20ms。
- 数据包活动：复位后，D+/D-上出现高频翻转的差分信号（控制传输的SETUP包、DATA包等）。
如果D+从未拉高，说明设备端上拉电阻未使能或电源未就绪。如果D+拉高后立即被拉低，可能是主机检测到过流或设备内部短路。
3.3.3 案例拆解：高速握手失败的分析
某USB 2.0高速设备（使用外部PHY芯片USB3300）在连接PC时，设备管理器显示“该设备无法启动（代码10）”。使用USB分析仪抓取总线数据发现：设备在复位后发送了Chirp K信号，但主机未响应Chirp J序列，导致设备回退至全速模式。
分析过程：
- 检查PHY配置：确认USB3300的ID引脚（ID_PULLUP）已正确连接，且时钟输入为24MHz。
- 测量Chirp信号：用示波器观察D+/D-，发现设备发出的Chirp K信号幅度仅为200mV（正常应为400mV±10%）。
- 检查驱动电流：查阅USB3300数据手册，发现其高速驱动电流由引脚RBIAS上的电阻决定。该电阻应为12.4kΩ±1%，但实际焊接为10kΩ，导致驱动电流不足。
- 更换电阻：将RBIAS电阻更换为12.4kΩ后，Chirp信号幅度恢复至400mV，高速枚举成功。
3.4 常见误区与设计复盘
3.4.1 误区一：忽视D+/D-的直流偏置
许多初学者误以为D+/D-只是普通的数字信号线，直接连接MCU的GPIO即可。实际上，USB收发器内部有复杂的偏置电路。如果使用GPIO模拟USB时序（仅适用于低速USB 1.0），必须严格遵循1.5kΩ上拉和15kΩ下拉的电阻网络，且GPIO的驱动能力需满足摆率要求。对于全速及以上速率，强烈建议使用MCU内置USB PHY或外部PHY芯片。
3.4.2 误区二：VBUS电容过大导致充电缓慢
为了滤波，在VBUS与GND之间并联大电容（如100μF）是常见做法。但过大的电容会导致VBUS上升时间过长，超过主机允许的100ms上电时间。如果设备内部有软启动电路，应确保VBUS从0V到4.75V的时间小于100ms。否则，主机可能认为设备过载而拒绝供电。
3.4.3 误区三：枚举失败时只查软件不查硬件
当设备枚举失败时，工程师往往首先检查固件代码，而忽略了电气层面的验证。正确的排障顺序应为：
- 测量VBUS电压：确认电压在4.75V~5.25V之间，且纹波小于50mV。
- 测量D+/D-静态电平：设备未连接时，D+/D-应为0V；连接后，对应上拉线应为高电平。
- 观察复位时序：使用示波器捕捉SE0信号，确认复位持续时间。
- 检查数据包：使用USB分析仪或逻辑分析仪解码控制传输，确认设备是否返回正确的描述符。
只有硬件电气特性全部正常，才应深入调试固件逻辑。
3.4.4 设计复盘清单
| 检查项 | 推荐值/要求 | 验证方法 |
|---|---|---|
| D+/D-差分阻抗 | 90Ω±15% | TDR测试或阻抗计算器 |
| 上拉电阻精度 | 1.5kΩ±5% | 万用表测量 |
| VBUS去耦电容 | 10μF+100nF | 示波器测量纹波 |
| 信号上升时间 | 全速：4ns~20ns | 示波器测量10%~90% |
| 设备挂起电流 | <2.5mA | 电流表测量 |
综上所述，USB电气特性是嵌入式USB开发的基石。差分信号的完整性、VBUS电源的稳定性以及枚举过程中的时序配合，三者缺一不可。开发者应在原理图设计阶段就充分考虑这些因素，并在PCB Layout和调试阶段使用示波器、TDR等工具进行验证，从而确保产品在量产中的高可靠性。