4. 电源电路设计：线性稳压器（LDO）、DC-DC开关电源、电源纹波抑制、电源保护电路设计与实战
电源电路是嵌入式硬件系统的“心脏”，其设计质量直接决定了系统的稳定性、EMC表现与使用寿命。本章围绕四种核心电源设计场景展开：LDO的选型与热设计、DC-DC开关电源的拓扑与参数计算、纹波抑制的工程手段、以及电源保护电路的设计要点。我们将从原理出发，结合工程案例与常见误区，帮助读者建立一套完整的电源设计方法论。
4.1 线性稳压器（LDO）核心原理与选型
LDO（Low Dropout Regulator）通过调整调整管（通常为PMOS或NMOS）的导通阻抗，将输入电压稳定在设定输出电压。其核心优势在于输出纹波极低（典型值<50µVrms）、瞬态响应快、外围电路简单（仅需输入输出电容），非常适合对噪声敏感的模拟电路、射频前端和低功耗待机电路。
4.1.1 关键参数与热设计
选型时需重点关注以下参数：
- 压差（Dropout Voltage）：保证稳压所需的输入输出最小压差，PMOS型LDO可低至100mV@轻载。
- 静态电流（Iq）：电池供电场景需选择Iq<1µA的器件。
- 电源抑制比（PSRR）：100Hz处典型值60-80dB，高频段（>1MHz）会显著下降。
- 热阻（θJA）：SOT-23封装约200°C/W，DFN封装约50°C/W。
4.1.2 典型应用电路
Vin (5V) ──┬── [U1 LDO] ──┬── Vout (3.3V)
│ │
C1 C2
10µF 100nF
│ │
GND GND输入输出电容选择需注意ESR特性：钽电容ESR约0.1-0.5Ω，陶瓷电容ESR<10mΩ。LDO稳定性要求输出电容ESR在一定范围内，建议参考数据手册的稳定区域图。对于噪声敏感应用，可在输出端增加RC滤波（R=1Ω，C=10µF），可额外衰减20dB@1kHz以上的噪声。
4.2 DC-DC开关电源设计
DC-DC Buck变换器通过PWM控制开关管（MOSFET）的占空比，配合LC滤波器实现电压转换。其效率可达90%以上，但输出纹波较大（典型值10-50mVpp），且存在开关噪声（开关频率及其谐波）。
4.2.1 拓扑与参数计算
以同步Buck为例，核心设计参数包括：
| 参数 | 计算公式 | 设计示例（12V→3.3V，2A） |
|---|---|---|
| 占空比 D | D = Vout / Vin | D = 3.3/12 = 0.275 |
| 电感纹波电流 ΔIL | ΔIL = (Vin-Vout)×D / (fsw×L) | 取ΔIL=0.4×Iout=0.8A，L=(12-3.3)×0.275/(500kHz×0.8)=6.0µH |
| 输出电容 Cout | Cout ≥ ΔIL / (8×fsw×ΔVout) | ΔVout=20mV，Cout≥0.8/(8×500k×0.02)=10µF |
| 输入电容 Cin | Cin ≥ Iout×D×(1-D) / (fsw×ΔVin) | ΔVin=100mV，Cin≥2×0.275×0.725/(500k×0.1)=8µF |
4.2.2 环路补偿与稳定性
电压模式控制需要Type II或Type III补偿网络。工程上建议使用WEBENCH或LTspice进行环路仿真，确保穿越频率为开关频率的1/10~1/5，相位裕度≥45°。实际调试时，可通过负载瞬态响应波形判断：若振铃严重，需增加相位裕度；若响应过慢，可提高穿越频率。
4.3 电源纹波抑制实战
纹波抑制需区分低频纹波（与开关频率相关）和高频尖峰（与开关管开关动作相关）。低频纹波主要由输出电容和环路增益决定，高频尖峰则与PCB布局和寄生参数密切相关。
4.3.1 多级滤波设计
对于高精度ADC或射频电路，建议采用“DC-DC + LDO + π型滤波”的三级架构：
- 第一级：DC-DC粗调，输出纹波控制在50mV以内。
- 第二级：LDO精调，利用其PSRR特性将纹波降至1mV以下。
- 第三级：LC π型滤波（如10µH+10µF+10µF），进一步滤除残余高频噪声。
4.3.2 PCB布局对纹波的影响
开关节点（SW）的铜箔面积应尽量小，以减少辐射；反馈走线应远离电感，并采用Kelvin连接方式直接取自输出电容两端。实测表明，不当布局可使纹波恶化3-5倍。
4.4 电源保护电路设计
电源保护电路是系统可靠性的最后防线，需覆盖过压、过流、反接、浪涌和静电放电（ESD）等场景。
4.4.1 保护器件选型与配置
| 保护类型 | 推荐器件 | 关键参数 | 典型配置 |
|---|---|---|---|
| 浪涌/过压 | TVS二极管 | Vc（钳位电压）<后级耐压 | SMBJ5.0A，Vc=9.2V |
| 过流 | 自恢复保险丝 | Ihold（保持电流） | Ihold=1.5×Imax |
| 反接 | PMOS或二极管 | RDS(on)或VF | PMOS方案压降<50mV |
| ESD | MLCC+TVS | ESD耐压≥8kV | 100nF+ESD二极管 |
4.4.2 反接保护电路设计
对于电池供电设备，PMOS反接保护是优选方案：
Vin+ ──┬── [PMOS Q1] ──┬── Vout+
│ S D │
│ │
R1(100k) C1(10µF)
│ │
Vin- ──┴────────────────┴── Vout-当输入反接时，PMOS的体二极管反向截止，电路断开；正常连接时，Vgs<0使PMOS导通，压降仅为I×RDS(on)。选择RDS(on)<50mΩ的PMOS，2A电流时压降仅100mV，远优于肖特基二极管的400mV。
4.5 实战案例：多路电源系统设计
项目背景：设计一款工业传感器采集板，要求：MCU（3.3V/200mA）、FPGA内核（1.1V/1.5A）、模拟前端（5V/100mA，纹波<1mV）、通信接口（3.3V/50mA）。输入为24V工业电源，需满足±10%波动。
设计约束：板卡尺寸100mm×80mm，环境温度-20°C~+70°C，需通过IEC 61000-4-2 ESD测试（±8kV接触放电）。
方案设计：
- 第一级：24V→5V，选用TPS5430（Buck，500kHz），输出5V/2A，效率92%。
- 第二级：5V→3.3V，选用AMS1117-3.3（LDO），压差1.7V，功耗0.34W，SOT-223封装可承受。
- 第三级：5V→1.1V，选用TPS54620（Buck，2.2MHz），输出1.1V/2A，效率88%。
- 模拟电源：5V→5V，选用LT3042（超低噪声LDO），输出纹波<0.8µVrms，配合π型滤波。
保护设计：输入端放置SMBJ24A TVS（钳位电压38.9V）和2A自恢复保险丝；反接保护采用SI2301 PMOS方案。
测试结果：
| 测试项 | 指标要求 | 实测结果 | 结论 |
|---|---|---|---|
| FPGA内核纹波 | <30mVpp | 18mVpp | 通过 |
| 模拟电源纹波 | <1mVpp | 0.6mVpp | 通过 |
| 满载效率 | ≥85% | 87.3% | 通过 |
| ESD测试 | ±8kV无损坏 | 通过 | 通过 |
复盘经验：FPGA内核电源的纹波超标问题，最终定位为PCB布局不当——反馈电阻靠近电感导致耦合噪声。将反馈走线移至输出电容远端后，纹波从45mV降至18mV。这提醒我们，电源设计不仅是原理图设计，PCB布局同等重要。
4.6 常见误区与总结
- 误区一：LDO输出电容越大越好——过大的电容可能导致环路不稳定，应参考数据手册推荐范围。
- 误区二：DC-DC电感值越小越好——过小的电感导致纹波电流增大，输出纹波和EMI恶化。
- 误区三：忽略输入电容——输入电容不足会导致输入电压跌落，影响环路稳定性。
- 误区四：保护器件随意放置——TVS应尽量靠近输入端连接器，且引线要短。
- 误区五：只关注原理图不关注布局——电源电路的PCB布局对性能影响可达50%以上。
设计总结：电源设计是一个系统工程，需要从需求分析、拓扑选择、器件选型、环路设计、PCB布局到测试验证全流程把控。建议读者在项目初期就建立电源预算表，明确每路电压的电流需求、纹波要求和效率目标。同时，务必使用仿真工具进行环路稳定性验证，并在样机阶段进行完整的纹波、瞬态和EMI测试。记住：一个设计良好的电源系统，应该“看不见、听不到、摸不着”——没有噪声问题、没有热问题、没有稳定性问题。