第三章 FPGA基础回顾：Verilog/VHDL语法要点、组合逻辑与时序逻辑、仿真与综合流程

在进入Zynq的ARM+FPGA异构架构设计之前，必须夯实FPGA设计的三大基石：硬件描述语言（HDL）的编码规范、数字逻辑的核心范式（组合与时序）、以及从RTL到比特流的EDA工具链流程。本章将围绕这三点展开，帮助读者建立从代码到硬件的映射思维，为后续在Zynq PL端实现自定义外设与加速器打下坚实基础。

FPGA设计核心链路：语言 → 逻辑范式 → 工具流程 HDL语言 Verilog / VHDL 并行描述 / 硬件语义 可综合 / 不可综合 逻辑范式 组合逻辑（assign/always@*） 时序逻辑（always@(posedge clk)） 阻塞/非阻塞赋值 工具流程 仿真（Testbench） 综合（Synthesis） 实现（P&R）→ 比特流 关键约束：可综合性、时序收敛、资源利用率 最终产物：比特流文件（.bit / .bin） RTL视图 寄存器传输级抽象 门级网表 综合后逻辑单元 物理布局 CLB/BRAM/DSP映射

上图展示了FPGA设计的完整知识框架。硬件描述语言是表达意图的载体，组合逻辑与时序逻辑是硬件行为的两种基本范式，而仿真与综合流程则是将抽象描述转化为物理实现的手段。三者环环相扣，任何一环的疏漏都会导致设计失败或性能不达标。下面我们逐一深入剖析。

3.1 Verilog/VHDL语法要点：从软件思维到硬件思维

3.1.1 核心原理：并行性与硬件描述的本质

Verilog和VHDL是硬件描述语言，其核心特征在于并行性。与C语言等顺序执行不同，HDL代码中的多个always块、assign语句在仿真和综合时是并行执行的。这种并行性来源于硬件电路本身的物理特性——所有逻辑门同时工作，不存在“先执行哪一行”的概念。理解这一点是摆脱软件思维的第一步。

在Zynq开发中，PL端通常使用Verilog（Vivado工具链对Verilog支持更友好），但VHDL在军工、航天领域仍有大量存量代码。两种语言在语法上差异较大，但核心概念相通：模块化设计、端口定义、信号赋值、参数化。

3.1.2 判断方法：可综合与不可综合代码的区分

编写HDL代码时，必须明确哪些语法可以综合成实际硬件，哪些仅用于仿真。下表列出了常见语法在综合与仿真中的适用性：

语法结构可综合仿真专用典型用途
assign（连续赋值）✅✅组合逻辑
always@(posedge clk)✅✅时序逻辑
initial块❌✅测试激励初始化
#延迟❌✅仿真时序控制
for循环（固定次数）✅✅展开为硬件
while循环❌✅仿真行为建模
task/function✅（有限制）✅复用逻辑

一个实用的判断标准是：如果代码描述的是“硬件在每一时刻都在做什么”，则可综合；如果描述的是“仿真过程中某个时间点做什么”，则不可综合。例如，initial块只在仿真开始时执行一次，没有对应的物理硬件。

3.1.3 案例拆解：一个简单的计数器模块

以下是一个典型的Verilog计数器模块，展示了模块化、参数化、时序逻辑的基本写法：

module counter #(
    parameter WIDTH = 8,
    parameter MAX_COUNT = 255
)(
    input  wire             clk,
    input  wire             rst_n,
    input  wire             en,
    output reg [WIDTH-1:0]  count,
    output reg              overflow
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            count <= 'd0;
            overflow <= 1'b0;
        end else if (en) begin
            if (count == MAX_COUNT) begin
                count <= 'd0;
                overflow <= 1'b1;
            end else begin
                count <= count + 1'b1;
                overflow <= 1'b0;
            end
        end
    end
endmodule

这段代码中，parameter实现了参数化设计，always@(posedge clk or negedge rst_n)描述了异步复位、同步使能的时序逻辑，<=非阻塞赋值保证了多个寄存器在同一时钟沿同步更新。在Zynq设计中，这样的计数器常被用作定时器、分频器或状态机的时间基准。

经验提醒：在always块中，阻塞赋值（=）用于组合逻辑，非阻塞赋值（<=）用于时序逻辑。混用会导致仿真与综合结果不一致，这是初学者最常见的错误之一。

3.1.4 常见误区与总结复盘

  • 误区一：把always块当作C语言的函数，认为多个always块按书写顺序执行。实际上它们是并行执行的。
  • 误区二：在组合逻辑中使用非阻塞赋值，导致产生意想不到的寄存器。
  • 误区三：忽略位宽匹配，导致数据截断或符号扩展错误。例如将8位信号赋给16位寄存器时，需明确是否进行符号扩展。
  • 误区四：使用不可综合的语法（如initial、#延迟）编写RTL代码，导致综合报错。

复盘建议：在编写每个模块时，先画出硬件结构草图（寄存器、组合逻辑、多路选择器），再动手写代码。这样能有效避免“软件化”的编码习惯。

3.2 组合逻辑与时序逻辑：数字电路的两大支柱

3.2.1 核心原理：两种逻辑的本质区别

组合逻辑的输出仅取决于当前输入，没有记忆功能。典型电路包括多路选择器（MUX）、译码器、加法器。在Verilog中，组合逻辑用assign或always@(*)描述。

时序逻辑的输出不仅取决于当前输入，还取决于历史状态（由时钟驱动）。典型电路包括寄存器、计数器、状态机。时序逻辑用always@(posedge clk)描述，其核心是触发器（Flip-Flop）。

在Zynq的PL端设计中，组合逻辑负责数据通路运算，时序逻辑负责状态存储与同步。两者配合构成完整的数字系统。

3.2.2 判断方法：如何区分并正确编码

判断一个逻辑是组合还是时序，可以从以下三个维度入手：

  1. 是否有记忆需求：如果输出需要保持某个状态，则必须用时序逻辑。
  2. 是否依赖时钟：如果输出在时钟沿变化，则是时序逻辑；如果输入变化后立即响应，则是组合逻辑。
  3. 敏感列表：组合逻辑的敏感列表包含所有输入信号（always@(*)），时序逻辑的敏感列表只包含时钟和异步复位。

下表对比了两种逻辑的编码要点：

对比维度组合逻辑时序逻辑
输出特性立即响应输入变化时钟沿采样后更新
赋值方式阻塞赋值（=）非阻塞赋值（<=）
敏感列表所有输入信号clk、rst_n
典型电路MUX、译码器、ALU计数器、移位寄存器、FSM
时序风险竞争冒险（毛刺）建立/保持时间违例

3.2.3 案例拆解：同步FIFO的读写指针逻辑

同步FIFO是Zynq设计中常用的数据缓冲结构。其核心包含两个部分：写指针（时序逻辑）和读指针（时序逻辑），以及空/满判断（组合逻辑）。

// 写指针逻辑（时序）
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        wr_ptr <= 0;
    else if (wr_en && !full)
        wr_ptr <= wr_ptr + 1;
end

// 空满判断（组合）
assign full = (wr_ptr == rd_ptr + DEPTH);
assign empty = (wr_ptr == rd_ptr);

在这个例子中，指针更新依赖时钟沿，属于时序逻辑；空满信号由指针比较产生，属于组合逻辑。如果错误地将空满判断写成时序逻辑，会导致FIFO状态更新延迟一个时钟周期，可能造成数据覆盖或读空。

风险提示：组合逻辑容易产生毛刺（Glitch），在异步信号跨时钟域时尤其危险。在Zynq设计中，跨时钟域信号必须经过同步器（两级触发器）处理，否则会导致亚稳态传播。

3.2.4 常见误区与总结复盘

  • 误区一：在时序逻辑中同时使用阻塞和非阻塞赋值，导致仿真时出现竞争。
  • 误区二：组合逻辑的敏感列表遗漏信号，导致仿真与综合行为不一致。使用always@(*)可避免此问题。
  • 误区三：将组合逻辑的输出直接驱动异步复位，造成复位毛刺。
  • 误区四：忽略时钟偏斜（Clock Skew）对时序的影响，在高速设计中导致建立时间违例。

复盘建议：在代码评审时，重点检查每个always块是组合还是时序，赋值方式是否正确，敏感列表是否完整。建议使用Lint工具（如Spyglass）自动检查。

3.3 仿真与综合流程：从RTL到比特流的工程化路径

3.3.1 核心原理：仿真验证与综合实现的角色分工

仿真（Simulation）是在软件环境中验证设计功能正确性的过程。它不关心硬件实现细节，只关注逻辑行为。仿真分为功能仿真（前仿真）和时序仿真（后仿真）。功能仿真速度快，用于验证逻辑功能；时序仿真在布局布线后进行，包含门延迟和布线延迟，更接近真实硬件。

综合（Synthesis）是将RTL代码转换为门级网表的过程。综合工具（如Vivado的Synth）会进行逻辑优化、工艺映射，最终生成由查找表（LUT）、触发器（FF）、块RAM（BRAM）、DSP单元组成的网表。

3.3.2 操作流程：Vivado中的标准设计流程

在Zynq开发中，使用Vivado进行FPGA设计的标准流程如下：

  1. 创建工程：选择目标器件（如XC7Z020），添加RTL源文件。
  2. 功能仿真：编写Testbench，运行行为仿真，验证逻辑功能。
  3. 综合：运行综合，检查综合报告中的资源使用和警告。
  4. 布局布线：运行Implementation，查看时序报告（Setup/Hold违例）。
  5. 时序仿真（可选）：生成后仿模型，验证时序收敛。
  6. 生成比特流：生成.bit文件，下载到Zynq PL端。

下表总结了各阶段的关键输出和检查项：

阶段关键输出检查重点
功能仿真波形文件（VCD/FSDB）逻辑正确性、状态机跳转
综合综合网表、资源报告LUT/FF/BRAM使用率、警告
布局布线时序报告、利用率报告WNS（最差负时序裕量）>0
比特流生成.bit/.bin文件配置正确性、CRC校验

3.3.3 案例拆解：一个时序违例的排查过程

假设在Zynq设计中，系统时钟为100MHz（周期10ns），综合后时序报告显示WNS = -0.5ns，即存在建立时间违例。以下是排查过程：

背景与约束：设计包含一个32位乘法器（使用DSP48），数据路径较长。时钟约束为10ns，但乘法器组合延迟为8ns，加上布线延迟3ns，总延迟11ns，超过时钟周期。

分析判断：查看时序报告，发现关键路径（Critical Path）从乘法器输入到输出寄存器。优化方案有两种：一是插入流水线寄存器（将乘法器拆分为两级），二是使用更高性能的乘法器IP核。

实际操作：在乘法器输出端插入一级寄存器，将组合逻辑延迟从11ns降低到6ns（乘法器延迟8ns被拆分为4ns+4ns，加上寄存器延迟）。修改后重新综合，WNS变为+1.2ns，时序收敛。

结果对比：优化前WNS=-0.5ns，优化后WNS=+1.2ns，系统最高工作频率从95MHz提升到125MHz。

风险与代价：插入流水线寄存器增加了1个时钟周期的延迟（Latency），对于实时性要求高的系统需要评估影响。

复盘经验：时序违例的排查应遵循“先看关键路径，再分析组合逻辑深度，最后考虑流水线或资源替换”的顺序。在Zynq设计中，合理使用DSP48和BRAM硬核资源可以显著改善时序。

3.3.4 常见误区与总结复盘

  • 误区一：跳过功能仿真直接上板调试，导致低级逻辑错误浪费大量时间。
  • 误区二：忽略综合警告，如“Latch inferred”或“Multi-driven signal”，这些往往隐藏着设计缺陷。
  • 误区三：在Testbench中使用不可综合的语法（如#延迟）来验证RTL，导致仿真通过但上板失败。
  • 误区四：不设置时序约束（XDC文件），导致综合工具无法优化时序，或布局布线结果不可控。

复盘建议：建立标准化的仿真Testbench模板，包含时钟生成、复位释放、自检机制（自动比对期望值）。在综合前务必添加完整的时序约束，包括时钟周期、输入输出延迟、伪路径（False Path）等。

本章内容为Zynq开发奠定了坚实的FPGA基础。掌握HDL语法、区分组合与时序逻辑、熟悉仿真综合流程，是后续进行PL端IP封装、AXI总线接口设计、软硬件协同调试的前提。建议读者在Vivado中动手实践本章的计数器与FIFO案例，亲身体验从代码到比特流的完整流程。

← 上一章 📖 返回目录 下一章 →