📚 课程目录第3章 ARMv7基础概念

3、ARMv7基础概念：寄存器组织、工作模式、异常向量表以及内存映射的基本知识

ARMv7架构是ARM公司推出的经典32位处理器架构，广泛应用于移动终端、嵌入式控制、工业物联网等领域。理解ARMv7的基础概念，是后续学习指令集、中断处理、系统启动流程和驱动开发的基石。本章将围绕四个核心维度展开：寄存器组织、处理器工作模式、异常向量表以及内存映射。这四个部分相互关联，共同决定了CPU如何执行指令、响应事件以及访问外部资源。我们不仅会讲解每个概念的静态定义，更会结合实际的启动代码和中断处理流程，帮助读者建立动态的、系统级的认知。

上图展示了ARMv7架构中四个基础概念的逻辑关系。CPU核心通过CPSR寄存器中的模式位切换工作模式，不同的工作模式拥有独立的寄存器视图（特别是SP和LR）。当异常发生时，CPU根据异常向量表跳转到固定地址执行处理程序，同时切换到对应的特权模式。而内存映射则定义了CPU地址空间中的物理布局，决定了代码、数据、外设寄存器的访问方式。下面我们将逐一深入剖析。

3.1 寄存器组织：CPU的“工作台”与“记事本”

核心原理：寄存器是CPU内部的高速存储单元

ARMv7架构定义了16个32位通用寄存器（R0-R15）以及一个或两个状态寄存器（CPSR和SPSR）。这些寄存器是CPU执行指令时最直接的操作对象，其访问速度远高于内存。R0-R12是通用寄存器，用于存放操作数、地址或临时结果。R13（SP）是堆栈指针，指向当前模式的栈顶，用于函数调用和中断现场的保存。R14（LR）是链接寄存器，在发生跳转（BL指令）时自动保存返回地址。R15（PC）是程序计数器，指向当前正在取指的指令地址，ARMv7中PC值等于当前指令地址加8（流水线效应）。

CPSR（当前程序状态寄存器）是ARMv7中最重要的控制寄存器之一，其位域定义如下表所示：

位段	名称	功能说明
[31:28]	NZCV	条件标志位：负数、零、进位、溢出
[27]	Q	饱和运算标志（DSP指令）
[24]	J	Jazelle状态位（Java加速）
[9:8]	E	大小端控制（0=小端，1=大端）
[7]	I	IRQ中断使能（1=屏蔽）
[6]	F	FIQ中断使能（1=屏蔽）
[5]	T	Thumb状态位（1=Thumb指令集）
[4:0]	M	处理器模式位（0b10000=USR，0b10011=SVC等）

判断方法：通过CPSR的M位识别当前模式

在调试器（如GDB、JTAG）中查看CPSR的值，即可判断CPU当前处于何种工作模式。例如，若CPSR的低5位为0b10011，则CPU处于SVC模式。在裸机编程中，我们通常通过读取CPSR并掩码低5位来判断当前模式，这在实现上下文切换时至关重要。

案例拆解：函数调用中的寄存器使用

考虑一个简单的C函数调用：int add(int a, int b) { return a+b; }。在ARMv7的AAPCS（ARM过程调用标准）中，参数a和b分别放入R0和R1，返回值放入R0。函数内部若需使用R4-R11，必须先压栈保存，返回前恢复。LR寄存器保存了调用者的返回地址，函数返回时执行BX LR指令。如果函数内部又调用了其他函数，则需将LR压栈保存，防止被覆盖。这一过程体现了寄存器作为“工作台”的高效性，但也要求开发者严格遵守调用约定。

  经验提醒：在编写中断服务程序（ISR）时，必须保存所有可能被破坏的寄存器（至少包括R0-R3、R12和LR），并在退出时恢复。否则，被中断的代码将看到被篡改的寄存器值，导致不可预料的错误。

3.2 工作模式：CPU的“权限分级”与“独立空间”

核心原理：七种模式，六种特权

ARMv7定义了七种处理器工作模式，其中除用户模式（USR）外，其余六种均为特权模式。特权模式可以访问所有资源，而用户模式访问受限（例如不能直接修改CPSR的I/F位）。这六种特权模式分别是：SVC（管理模式，用于复位和软中断）、FIQ（快速中断）、IRQ（普通中断）、ABT（中止模式，用于内存访问异常）、UND（未定义指令模式）和SYS（系统模式，与USR共享寄存器视图但具有特权）。每种模式拥有独立的SP（R13）和LR（R14），以及独立的SPSR（保存进入该模式前的CPSR）。这种设计使得异常处理程序可以安全地使用自己的栈，而不会破坏用户程序的栈。

操作流程：模式切换的触发与恢复

模式切换由硬件自动完成。当异常发生时，CPU执行以下操作：1）将当前CPSR保存到新模式的SPSR中；2）将返回地址保存到新模式的LR中；3）根据异常类型修改CPSR的模式位，并屏蔽相应中断；4）将PC设置为对应的异常向量地址。恢复时，异常处理程序执行MOVS PC, LR或SUBS PC, LR, #4等指令，将SPSR恢复至CPSR，同时将LR中的返回地址加载到PC，实现模式切换和程序恢复。

实战场景：中断嵌套与栈深度控制

在嵌入式系统中，IRQ中断处理程序通常运行在IRQ模式，使用独立的IRQ栈。如果允许中断嵌套（即高优先级中断打断低优先级中断），则必须确保IRQ栈空间足够大，否则会发生栈溢出。例如，在STM32（Cortex-M3，属于ARMv7-M架构，但概念类似）中，主栈（MSP）和进程栈（PSP）的划分就是为了隔离不同特权级别的栈空间。在ARMv7-A/R中，我们通常为每种模式分配固定大小的栈区域，并在启动代码中初始化SP。

风险提示：在用户模式下，不能直接切换到其他特权模式，必须通过异常（如软中断SVC）来实现。这是操作系统保护机制的基础。如果应用程序试图直接修改CPSR的模式位，将触发未定义指令异常或特权指令异常。

3.3 异常向量表：CPU的“紧急联络簿”

核心原理：固定地址的跳转表

异常向量表是一组位于内存低地址（或由VBAR寄存器指定的高地址）的32位指令，每条指令对应一种异常类型。当异常发生时，CPU强制跳转到对应的向量地址执行。ARMv7的向量表项通常是一条跳转指令（如B Handler_Addr）或一条加载PC的指令（LDR PC, [PC, #offset]）。向量表布局如下：

地址偏移	异常类型	进入模式	典型用途
0x00	复位	SVC	上电或复位后第一条指令
0x04	未定义指令	UND	非法指令或协处理器缺失
0x08	软中断 (SVC)	SVC	系统调用
0x0C	预取中止	ABT	取指失败（指令地址无效）
0x10	数据中止	ABT	数据访问失败（读写无效地址）
0x14	保留	-	未使用
0x18	IRQ	IRQ	普通外部中断
0x1C	FIQ	FIQ	快速中断（高优先级）

判断方法：通过LR寄存器计算返回地址

不同异常类型，LR中保存的返回地址偏移不同。对于IRQ和FIQ，LR保存的是被中断指令的下一条指令地址（即返回地址），处理结束后执行SUBS PC, LR, #4。对于SVC，LR保存的是SVC指令的下一条指令地址，执行MOVS PC, LR即可。对于数据中止，LR保存的是出错指令的地址加8，需要SUBS PC, LR, #8才能回到出错指令。理解这些偏移是编写正确异常处理程序的关键。

案例拆解：启动代码中的向量表实现

以下是一段典型的ARMv7启动代码中的向量表（汇编）：

    AREA RESET, CODE, READONLY
    ENTRY
    B   Reset_Handler      ; 0x00 复位
    B   Undef_Handler      ; 0x04 未定义指令
    B   SVC_Handler        ; 0x08 软中断
    B   Prefetch_Handler   ; 0x0C 预取中止
    B   Abort_Handler      ; 0x10 数据中止
    NOP                    ; 0x14 保留
    B   IRQ_Handler        ; 0x18 IRQ
    B   FIQ_Handler        ; 0x1C FIQ
Reset_Handler
    LDR  sp, =SVC_STACK_TOP   ; 初始化SVC模式栈
    MSR  CPSR_c, #0xD2        ; 切换到IRQ模式 (I=1, F=1, M=0b10010)
    LDR  sp, =IRQ_STACK_TOP   ; 初始化IRQ模式栈
    MSR  CPSR_c, #0xD3        ; 切换回SVC模式
    BL   main                 ; 跳转到C主函数
    B    .                    ; 死循环

这段代码展示了向量表的定义和栈的初始化过程。注意，向量表必须放在链接脚本指定的地址（通常是0x00000000或由VBAR指定）。在实际项目中，我们通常使用LDR PC, [PC, #offset]的方式，将处理函数地址放在一个数据表中，以便在运行时动态更新。

3.4 内存映射：CPU的“世界地图”

核心原理：统一编址与MMU

ARMv7架构采用统一编址方式，即内存、外设寄存器、Flash等均映射到同一个32位地址空间中。地址空间大小为4GB（0x00000000 - 0xFFFFFFFF）。典型的内存映射布局如下：

0x00000000 - 0x0FFFFFFF：通常为Boot ROM、Flash或SRAM，用于存放启动代码和向量表。
0x20000000 - 0x3FFFFFFF：片上SRAM，用于存放数据、堆栈。
0x40000000 - 0x5FFFFFFF：片上外设寄存器区（如GPIO、UART、定时器）。
0x60000000 - 0x7FFFFFFF：外部存储器控制器（如SDRAM、NOR Flash）。
0x80000000 - 0xDFFFFFFF：DDR SDRAM（大容量主内存）。
0xE0000000 - 0xFFFFFFFF：系统控制空间（如中断控制器、调试接口）。

MMU（内存管理单元）负责将虚拟地址转换为物理地址，并控制内存访问权限、缓存策略和缓冲策略。在裸机程序中，MMU通常被关闭或设置为恒等映射（虚拟地址=物理地址）。在操作系统（如Linux）中，MMU是内存保护的核心。

操作流程：配置MMU页表

若需开启MMU，必须首先建立页表。ARMv7支持多种页表粒度（1MB段、64KB大页、4KB小页）。以1MB段为例，页表项包含物理基地址、访问权限（AP位）、缓存属性（C/B位）和域标识。配置流程为：1）在内存中分配页表空间并清零；2）填充每个段对应的页表项；3）设置TTBR0（转换表基地址寄存器）；4）设置SCTLR（系统控制寄存器）的M位使能MMU；5）执行ISB和DSB指令确保操作完成。

实战场景：外设寄存器的访问

在裸机开发中，访问外设寄存器通常通过指针操作。例如，要操作UART的发送数据寄存器（假设地址为0x40001000），可以定义宏：#define UART_DR (*(volatile unsigned int *)0x40001000)。使用volatile关键字防止编译器优化掉对寄存器的读写。在开启MMU后，这个地址可能是虚拟地址，需要确保页表将其映射到正确的物理地址。

  经验提醒：在调试内存映射问题时，务必检查链接脚本（.ld文件）中的内存布局定义，确保代码段、数据段、BSS段和堆栈的地址与硬件实际连接的内存一致。常见的错误是栈指针初始化指向了不存在的内存区域，导致上电后立即发生数据中止异常。

3.5 常见误区与总结复盘

误区一：混淆R13（SP）在不同模式下的独立性

很多初学者误以为所有模式共享同一个堆栈指针。实际上，每种特权模式都有独立的SP寄存器（如SP_svc、SP_irq），而USR和SYS模式共享SP。如果中断处理程序使用了用户模式的栈，一旦用户栈溢出或未初始化，系统将崩溃。正确做法是在启动代码中为每种用到的模式单独分配栈空间。

误区二：忽略异常返回地址的偏移

如前所述，不同异常的LR偏移不同。如果统一使用MOVS PC, LR返回，对于IRQ和FIQ会导致重复执行一条指令，对于数据中止会导致死循环。务必根据异常类型选择正确的返回指令。

误区三：内存映射中的“空洞”

并非4GB地址空间中的所有区域都有实际物理设备。访问未映射的地址将触发数据中止异常。在设计系统时，应查阅芯片手册的内存映射表，避免访问保留区域。