3. 创建电感器子电路模型
任务说明
构建一个包含饱和效应近似的电感器子电路模型，并通过交流扫描验证其频率响应特性。饱和效应采用磁芯损耗电阻与非线性电感组合的等效电路近似，使模型在直流偏置较大时电感量下降、高频时呈现阻性损耗。
子电路模型设计
采用SPICE子电路语法定义电感器模型，包含以下元件：
- L1：主电感（标称值100µH），并联R1模拟磁芯损耗（等效并联电阻）
- L2：饱和控制电感（与L1反向串联），其电感量随流过电流变化
- R2：串联寄生电阻（DCR，100mΩ）
- D1：用于限制饱和控制支路电流的二极管（1N4148模型）
饱和近似原理：当流过电感的电流增大时，D1导通使L2被短路，等效总电感下降；小电流时D1截止，L2与L1串联，总电感接近L1+L2。该拓扑用非线性导通特性近似磁芯饱和曲线。
SPICE网表实现
* 电感器子电路模型（含饱和近似）
.SUBCKT INDUCTOR_SAT 1 2
* 节点1：输入正端 节点2：输出端（负端接地）
L1 1 3 100U
R1 1 3 10K
L2 3 4 10U
D1 4 3 D1N4148
R2 4 2 100M
.MODEL D1N4148 D(IS=2.52E-9 RS=0.568 N=1.752 CJO=4P
+ VJ=0.6 M=0.4 TT=20N)
.ENDS INDUCTOR_SAT
* 测试电路
X1 IN 0 INDUCTOR_SAT
V1 IN 0 DC 0 AC 1
.AC DEC 20 100 10MEG
.PROBE
.END频率响应测试方法
使用交流扫描分析（.AC语句）从100Hz扫描至10MHz，观察节点IN处的阻抗特性。由于V1设置为AC 1V，流过X1的电流即为导纳，其倒数反映电感阻抗。预期在低频段（<100kHz）阻抗随频率线性上升（感性区），高频段因R1并联效应和D1导通导致阻抗增长趋缓，呈现阻性平台。
验证与判定标准
- 在SPICE仿真器（如LTspice、ngspice）中运行上述网表
- 绘制V(IN)/I(V1)的对数坐标曲线，观察阻抗幅值
- 判定通过条件：100Hz处阻抗约0.1Ω（由R2决定），10kHz处约6.3Ω（感性区），1MHz处阻抗小于100kΩ且曲线斜率明显低于20dB/十倍频程（饱和与损耗生效）
- 若需验证饱和效应，可将V1的DC值改为不同偏置（如0V、5V、10V），对比高频段阻抗变化——偏置越高，D1导通越强，等效电感越小
该模型为教学级近似，适用于电源滤波器和信号耦合的初步仿真；精确饱和建模需使用Jiles-Atherton或查表法，不在本案例范围内。