1. 课程导入与测量链路全景
在高速数字与射频测量中，示波器屏幕上看到的波形，从来不是被测信号本身，而是“被测信号经过探头、连接件、前端放大器、ADC 与 DSP 之后”的最终呈现。探头不是一根被动的导线，它是测量链路中第一个、也往往是最关键的一个有源环节。本课程的核心目标，就是让读者能够从信号完整性的视角，理解并设计一条从被测点（DUT）到示波器采样结果的完整测量链路，使屏幕上显示的波形尽可能忠实反映被测点真实发生的电压与时间关系。
一、测量链路的全景结构
一条典型的高速测量链路可以拆解为五个串联环节：被测点（DUT 上的探测位置）、探头前端（探针、衰减网络、缓冲放大器）、传输互连（探头电缆、连接器、示波器输入端口）、示波器前端（耦合、衰减、垂直放大器）、采样与重建（ADC、DSP 去嵌与频响补偿）。信号每经过一个环节，都会在幅度、相位、上升时间、阻抗匹配上被“改写”一次。理解这条链路，本质上是理解每一级对信号施加了什么样的传递函数。
从信号完整性视角看，链路设计要同时满足三类约束：幅度保真（衰减比、动态范围、偏置）、时间保真（上升时间、带宽、群延迟平坦度）、阻抗保真（探头输入阻抗、负载效应、反射）。三者往往互相牵制——例如提高输入阻抗会降低带宽，增大衰减比会恶化噪声。因此探头选型与链路设计，本质上是在这些约束之间做工程折中。
二、关键指标：带宽、上升时间与阻抗的三角关系
在信号完整性语境下，最常被引用的三个指标是带宽、上升时间与输入阻抗。它们之间存在明确的数学联系。对于一阶高斯型响应系统，带宽 BW 与 10%–90% 上升时间 tr 的近似关系为：
tr ≈ 0.35 / BW
示例（合理假设）：
探头带宽 BW = 8 GHz
→ 理论上升时间 tr ≈ 0.35 / 8 GHz ≈ 43.75 ps
若被测信号自身上升时间为 30 ps，
则测量链路显示上升时间约为：
tr_meas ≈ √(tr_signal² + tr_probe²)
≈ √(30² + 43.75²) ≈ 52.9 ps这个平方和开根号的公式说明：探头带宽不足会“拖慢”被测信号，且这种拖慢是不可逆的。若被测信号上升时间为 30 ps，而探头只有 4 GHz（tr≈87.5 ps），则显示上升时间会变成约 92.5 ps，边沿被严重钝化，眼图张开度、时序裕量都会被误判。因此工程上通常要求探头带宽至少为信号最高有效频率分量的 3～5 倍。
输入阻抗则从另一个方向影响测量。探头接入被测点，相当于在节点上并联了一个负载 Zin。若 Zin 不够高，或在高频段因寄生电容而急剧下降，就会从被测电路抽取电流，改变节点原本的电压波形。典型的高阻无源探头在低频有 10 MΩ，但输入电容约 10 pF，在 1 GHz 时容抗仅约 16 Ω，负载效应非常显著。有源探头通过缩短探针、降低输入电容（可低至 0.1～1 pF）来缓解这一问题，代价是动态范围与耐压能力下降。
三、Tektronix 探头家族概览与典型场景
Tektronix 的探头产品线大致可按“有无源、带宽、接口类型、应用场景”四个维度划分。理解家族分类，有助于在具体测量任务中快速锁定候选型号。
| 探头类别 | 典型带宽范围 | 输入阻抗/电容 | 典型应用场景 |
|---|---|---|---|
| 无源高阻探头（如 TPP 系列） | DC～1 GHz | 10 MΩ / 约 10 pF | 电源、低速数字、通用调试 |
| 有源单端探头（如 TAP 系列） | DC～数 GHz | 高阻 / 亚 pF 级 | 高速数字单端节点、时钟 |
| 差分探头（如 TDP 系列） | DC～数十 GHz | 差分高阻 / 低电容 | USB、PCIe、DDR 差分对 |
| 光/电隔离探头 | 依型号而定 | 隔离高阻 | 浮地测量、功率电子 |
| 电流探头 | DC～数百 MHz | 低插入阻抗 | 电源纹波、瞬态电流 |
选择探头时，建议按以下顺序判断：先确认被测信号是单端还是差分、共模电压范围多大；再根据信号最快边沿估算所需带宽；然后核对探头输入电容是否会在目标频段造成不可接受的负载；最后确认接口（TekVPI、BNC、SMA 等）与示波器前端是否匹配。若探头与示波器之间通过 TekVPI 接口连接，示波器可自动读取探头衰减比、带宽与校准信息，减少人为设置错误。
四、本课程的学习路径
后续章节将沿着这条链路逐级展开：从探头前端的探针与衰减网络设计，到传输互连的阻抗匹配与反射控制，再到示波器前端的频响补偿与 DSP 去嵌，最后落到实际测量中的校准、去嵌与结果判读。每一节都会给出可操作的参数示例与判断依据，帮助读者把“链路全景”转化为可执行的测量方案。