3. 时钟信号采集与预处理实战

抖动测量的误差，往往在探头接触被测点的那一刻就已经注定。示波器本身的时基抖动可能只有几百飞秒，但如果探测链路引入反射、共模噪声或幅度压缩，最终测得的 TIE 可能被放大数倍。本章围绕差分/单端探测、AC 耦合与端接、垂直档位与偏置、去嵌与通道补偿四个环节，说明如何把"信号完整地送进示波器前端"。

一、差分与单端探测：先看信号形态，再选探头

差分时钟（LVDS、LVPECL、CML、HCSL）应优先使用差分探头或差分焊锡探头，直接跨接在 P/N 两点上。差分探头的核心价值不是"多一根线"，而是共模抑制：当 P、N 同时受到电源噪声或地弹影响时，差分前端会把共模分量减掉，只保留真正的差分跳变沿。若用两支单端探头分别测 P 和 N 再在示波器内做数学相减，两支探头的传播延迟很难匹配到 1 ps 以内，残余的共模噪声会直接转化为边沿位置误差。

单端时钟（CMOS、TTL、LVCMOS）则用单端探头，但必须把探头的接地弹簧（ground spring）而不是长地线夹接到被测板的地平面。长地线夹会引入约 100 nH 量级的回路电感，与探头输入电容形成谐振，典型在 100～200 MHz 附近产生振铃，直接污染边沿。经验做法是：地回路面积越小越好，接地弹簧到被测点的距离控制在 2～3 mm 内。

探头带宽要满足"被测信号最高有效频率分量的 3～5 倍"。对于 100 MHz 方波时钟，其 5 次谐波为 500 MHz，10 次谐波为 1 GHz，因此建议探头带宽不低于 1.5 GHz。带宽不足会平滑边沿，使测得的上升时间偏大，进而低估高频抖动分量。

二、AC 耦合与端接：让直流工作点与阻抗都正确

AC 耦合的作用是隔断被测信号的直流偏置，让示波器前端工作在自身最佳共模范围内。对于 LVPECL 这类输出共模约 2 V 的差分时钟，若直接 DC 耦合到 50 Ω 输入，可能超出前端共模范围并造成削波。此时在探头与示波器之间串入隔直电容即可。电容取值需满足：在最低关注频率处容抗远小于 50 Ω。例如关注频率下限 1 MHz，取 C = 100 nF，则 Xc = 1/(2π×1M×100n) ≈ 1.6 Ω，远小于 50 Ω，衰减可忽略。

端接是另一个容易被忽略的环节。示波器 50 Ω 输入本身就是端接，但若使用高阻探头或经过较长电缆，则需在接收端加 50 Ω 到地，否则反射会在边沿上叠加台阶。对于差分对，端接电阻应跨接在 P/N 之间（差分端接），典型值 100 Ω，而不是各自对地 50 Ω——后者会改变共模负载并可能使驱动器进入异常工作区。

三、垂直档位与偏置：把波形"放满"但不削波

垂直档位决定量化噪声与垂直分辨率。示波器 ADC 为 8 bit 时，若满量程 1 V，则最小分辨约 4 mV；若信号只占屏幕 1/4，有效位数下降约 2 bit，抖动测量中的幅度噪声会耦合为时间误差。原则是：让时钟信号峰峰值占屏幕垂直方向的 60%～80%，同时保留足够余量避免削波。

垂直偏置（offset）用于把信号平移到屏幕中央。对于 1.8 V LVCMOS 时钟，可设 offset ≈ 0.9 V，档位 500 mV/div，使 0～1.8 V 波形落在屏幕中部。对于差分信号，偏置应设在共模电压附近，例如 LVPECL 共模 2 V，则 offset 设 2 V，档位按差分摆幅（约 800 mVpp）选择 200 mV/div。

需要特别提醒：垂直档位和偏置的调整会改变触发点附近的斜率，从而影响 TIE 的绝对数值。因此在整个测量过程中，档位与偏置一旦确定就应保持不变，否则前后数据不可比。

四、去嵌与通道补偿：把探头和夹具的"延迟"减掉

探头、电缆、夹具都会引入固定的传播延迟和频率相关损耗。去嵌（de-embedding）就是把这些已知的通道特性从测量结果中反算掉。工程上常用两种方式：

• 时延去嵌：用一条已知长度的同轴电缆或标准快沿信号测出通道延迟 t_d，在示波器中去嵌该固定时延。适用于延迟是主要误差源的场景。
• S 参数去嵌：用 VNA 或 TDR 测出探头/夹具的 S 参数，导入示波器去嵌模块，补偿幅度和相位随频率的变化。适用于高频、长夹具场景。

通道补偿还包括探头校准。每次更换探头或改变档位后，都应执行一次探头补偿：把探头接到示波器面板的校准方波上，调整补偿电容，使方波顶部平直、无过冲或下凹。补偿不良会直接改变边沿形状，进而影响抖动测量。

示例：100 MHz LVDS 时钟采集配置
探头：差分焊锡探头，带宽 2 GHz
耦合：AC 耦合，隔直电容 100 nF
端接：P/N 间 100 Ω 差分端接
垂直：200 mV/div，offset = 1.2 V（共模）
水平：2 ns/div，采样率 20 GSa/s
去嵌：探头延迟 1.2 ns，S 参数文件 probe.s2p

完成上述配置后，应先在示波器上观察眼图或边沿：边沿应单调、无台阶、无振铃，幅度占屏幕 60%～80%，共模稳定。若边沿出现台阶，回到端接检查；若顶部振铃，检查地回路；若幅度被压缩，检查耦合电容与档位。只有采集链路干净，后续的 TIE 分解、RJ/DJ 分离和浴盆曲线才有意义。

把上述四个环节串起来看，采集与预处理的目标只有一个：让示波器"看到"的波形尽可能接近被测点真实波形。差分探测解决共模与延迟匹配，AC 耦合与端接解决直流工作点和反射，垂直档位与偏置解决量化噪声和削波，去嵌与通道补偿解决探头和夹具的系统误差。四者缺一，抖动测量结果都会偏离真实值。建议在正式测量前，用一段已知质量的时钟信号做一次全链路验证，确认边沿、幅度和共模都符合预期后再开始记录数据。