3. 高速数字信号完整性基础

在PXI高速数字与协议测试中，信号完整性（Signal Integrity，SI）决定了“被测信号到达仪器时还剩下多少原始信息”。当数据速率进入Gbps量级、上升时间缩短到几十皮秒时，PCB走线、连接器、线缆和PXI背板都不再是理想导线，而是具有分布参数和频率相关损耗的传输通道。若忽略这些效应，示波器上看到的眼图闭合、误码率升高，往往并非DUT本身故障，而是测量链路引入了额外损伤。

传输线、特性阻抗与反射

当信号上升时间小于走线往返传播时间的两倍时，必须按传输线处理。传输线用单位长度电感L和电容C描述，其特性阻抗为 Z₀=√(L/C)，传播速度为 v=1/√(LC)。常见PXI单端50 Ω、差分100 Ω即由此定义。只要源阻抗、线阻抗和负载阻抗不相等，就会发生反射，反射系数 Γ=(Z_L−Z₀)/(Z_L+Z₀)。例如Z₀=50 Ω、负载开路时Γ=+1，全反射；负载短路时Γ=−1，反相全反射。

反射在时域表现为过冲、下冲、振铃和台阶。判断反射是否可忽略，可用上升时间与走线延迟比较：若走线单程延迟小于上升时间的1/6，通常可近似为集总参数。以FR-4内层约180 ps/inch估算，5 inch走线单程约900 ps，对100 ps上升时间的信号已不可忽略。工程上通过串联端接（源端匹配）、并联端接（远端对地或对VTT）、戴维南端接或差分端接抑制反射，端接电阻应尽量靠近阻抗突变点，并控制端接引线长度。

串扰、抖动与损耗

串扰由相邻走线间的容性耦合和感性耦合引起，分为近端串扰（NEXT）和远端串扰（FEXT）。容性耦合使受扰线出现同向电流，感性耦合在近端产生反向、远端产生同向贡献，因此微带线FEXT通常明显，而带状线因上下介质均匀，FEXT可大幅减小。减小串扰的手段包括增大线间距（3W原则）、缩短并行长度、避免参考平面开槽、在敏感信号间加地线隔离，以及降低信号回流路径阻抗。

抖动是边沿相对理想位置的随机或确定性偏移，分为随机抖动RJ和确定性抖动DJ，总抖动TJ在给定误码率下用RJ的均方根乘以Q因子再加DJ估算。眼图把大量UI叠加显示，眼高反映噪声与损耗，眼宽反映抖动与码间干扰，交叉点百分比和眼图模板用于判定是否符合协议。插入损耗随频率升高而增大，介质损耗与趋肤效应共同造成高频衰减，使眼图幅度下降、上升时间变缓。

PXI测试场景中的实际影响与应对

在PXI机箱中，信号从DUT经线缆、转接板、背板到数字化仪，每一段都可能引入反射和损耗。若背板连接器处阻抗偏离50 Ω，会在眼图中形成固定位置的反射台阶；若夹具走线过长且未端接，振铃会叠加在数据边沿上，导致采样点误判。此时应先用TDR测量链路阻抗曲线，定位突变点，再调整端接或缩短引线。

抖动方面，PXI触发和采样时钟的相位噪声会直接转化为测量抖动。若示波器时基抖动为2 ps RMS，而信号UI为200 ps，则抖动占比1%，对眼宽影响有限；但当UI降至100 ps时，同样2 ps已占2%，需评估是否满足模板余量。工程上可用浴盆曲线外推TJ@BER=1e-12，并与协议限值比较。

串扰在PXI高密度连接器中尤为突出。多条高速差分对并行时，应保证每对差分线内等长、对间间距≥3倍线宽，并在连接器引脚分配上用地针隔离。若发现误码随相邻通道翻转而增加，可关闭相邻通道对比眼图变化，确认串扰路径。

测量链路校准与结果判读

为把DUT真实信号从测量损伤中分离，需对夹具和线缆做去嵌入。常用方法包括：用矢量网络分析仪测S参数，再在示波器或分析软件中做夹具去嵌入；或用已知阶跃响应的TDR夹具做时域补偿。校准后应检查眼图模板余量、TJ和BER是否满足协议。若眼图仍闭合，需区分是DUT输出本身劣化，还是测量链路带宽不足、端接不当或触发抖动过大。

实际判读时，先看眼高和眼宽是否同时下降：眼高下降多与损耗和噪声相关，眼宽下降多与抖动和ISI相关；再看交叉点是否偏移，偏移可能来自占空比失真或参考电平设置错误。结合TDR阻抗曲线和S参数插损曲线，可快速定位问题在连接器、线缆还是端接。只有把传输线、反射、串扰、抖动和眼图作为一个整体分析，才能在PXI高速数字测试中获得可信的测量结果。