2. LabVIEW实时硬件平台选型

在LabVIEW实时测试与控制系统中，硬件平台选型决定了系统的确定性上限、闭环带宽、通道密度以及长期维护成本。很多项目在软件架构上投入大量精力，却因为平台与I/O匹配不当，导致抖动超标、CPU过载或扩展受限。本节从平台特性出发，梳理PXI、CompactRIO（含cRIO）、FPGA模块、实时控制器与I/O模块之间的匹配原则，并给出可复用的选型判断方法。

一、先分清三类平台的定位差异

PXI是面向高通道数、高带宽、精密同步测试的机箱式平台。它把实时控制器（嵌入式PXI控制器或通过MXI连接的PC）与PXI/PXIe模块放在同一背板上，背板提供共享时钟、触发总线和星形触发，适合多通道同步采集、高速波形生成与复杂测试序列。PXI的确定性依赖实时OS与背板同步机制，典型闭环控制周期在微秒到百微秒量级，但功耗、体积和成本较高。

CompactRIO（cRIO）是面向嵌入式部署、恶劣环境与高确定性的紧凑平台。它由实时控制器、可重配置FPGA机箱和C系列I/O模块三层构成。FPGA直接连接I/O，实现纳秒级硬件定时与并行处理；实时控制器运行LabVIEW Real-Time，负责通信、数据记录与上层逻辑。cRIO的强项是硬件级闭环、自定义协议、高速保护与低延迟I/O响应，适合电机控制、功率电子、结构测试与车载数据采集。

FPGA模块并非独立平台，而是cRIO机箱内的可编程逻辑资源。选型时真正要匹配的是：机箱的FPGA容量与I/O槽位、实时控制器的CPU与内存、以及C系列模块的电气类型与采样率。三者必须同时满足，否则会出现“模块能插、逻辑放不下”或“逻辑够用、CPU跑不动”的典型问题。

二、匹配原则：从需求反推，而不是从手头模块拼凑

选型的第一步是把需求量化成可判断的指标。闭环控制要明确目标周期与允许抖动，例如“1 kHz 电流环，抖动小于 5 μs”；同步采集要明确通道间相位误差，例如“8 通道同步，相位误差小于 1°@10 kHz”；高速保护要明确响应时间，例如“过流到关断小于 10 μs”。这些指标直接决定平台层级：微秒级硬件保护必须走 FPGA，百微秒级实时任务可放在实时控制器，毫秒级监控与记录可交给上位机。

第二步是检查资源余量。FPGA逻辑资源建议保留 20%～30% 余量，否则后期增加滤波、保护或协议解析时可能无法编译通过。实时控制器CPU负载建议在峰值工况下不超过 70%，并预留看门狗与故障处理时间。I/O模块要核对采样率是否满足奈奎斯特与抗混叠要求，同步采样模块适合相位敏感场景，多路复用模块适合低速高密度温度采集。

第三步是核对同步与触发资源。PXI系统要确认背板星形触发、PXI_CLK10 与多机箱同步方案；cRIO系统要确认FPGA内部时钟域、模块间同步方式以及是否需要外部触发分发。若多个cRIO机箱需要同步，通常需要额外的时钟同步模块或IEEE 1588方案，不能默认“插上就能同步”。

三、选型案例：电机台架高速电流环与温度监测

假设一个电机测试台架需求如下：三相电流闭环控制，PWM载波 20 kHz，电流环周期 50 μs；每相电流采样 2 路，共 6 路，要求同步采样；母线电压 1 路，采样率 100 kS/s；电机绕组温度 12 路，采样率 10 S/s；上位机通过以太网记录数据并做HMI。环境为实验室机柜，非车载。

按上述需求，电流环 50 μs 属于硬件级闭环，应放在FPGA中实现。选择cRIO机箱时，需要至少 6 路同步模拟输入用于电流、1 路模拟输入用于母线电压、12 路温度输入。电流模块应选择同步采样、采样率不低于 200 kS/s 的C系列模块，以保证 50 μs 周期内完成转换与读取；温度模块可选择多路复用、带内置冷端补偿的热电偶模块。FPGA逻辑需要实现PWM生成、电流采样时序、坐标变换与PI调节，逻辑余量应保留 25% 以上。实时控制器负责与FPGA通过DMA交换数据，运行 1 ms 监控任务，处理温度采集、故障记录与以太网通信，CPU负载预计在 40%～55%。

若把电流环放在实时控制器中，50 μs 周期对LabVIEW Real-Time而言过于紧张，且以太网与文件IO会引入抖动，因此该方案不成立。若改用PXI平台，虽然同步性能更好，但成本与体积对台架场景偏高，且温度通道密度优势不明显。最终选择cRIO + FPGA + 同步电流模块 + 热电偶模块的组合，既满足确定性，又保留扩展槽位。

四、可执行的选型检查表

总结来看，PXI适合高带宽、高通道数、精密同步的测试场景；CompactRIO适合嵌入式、高确定性、硬件级闭环与恶劣环境；FPGA模块决定硬件定时与并行能力；实时控制器决定通信、记录与上层逻辑的负载上限；C系列I/O模块决定电气适配与信号质量。匹配的核心是让需求指标、平台能力与资源余量三者同时成立，并在选型阶段就为后期扩展留出空间。