1. 课程导入与工程场景
在射频与微波工程中，我们很少能直接把矢量网络分析仪（VNA）的测试端口接到被测件（DUT）的参考面上。真实场景里，DUT 往往是一个倒装焊的功放芯片、一颗表贴滤波器、一段封装内的传输线，或者一块已经焊好连接器的评估板。为了把射频信号可靠地送进去、取出来，必须借助测试夹具（test fixture）。夹具承担了机械支撑、阻抗过渡、连接器转接、供电与偏置馈入等职责，但它本身也是电路——会引入额外的传输线、寄生电容电感、连接器不连续性和辐射损耗。于是，VNA 测到的 S 参数其实是"夹具 + DUT + 夹具"的级联结果，而不是 DUT 本身。
去嵌（de-embedding）要解决的就是这个问题：从整体测量结果中把夹具的贡献剥离出去，还原 DUT 在自身参考面上的真实特性。本章作为课程导入，先建立"夹具—测量—去嵌"的整体工程图景，说明为什么去嵌是射频测试中不可回避的一步，并概览 Keysight 在夹具表征与去嵌方面的工具链，最后通过几个典型被测件与夹具案例，让后续章节的技术细节有明确的落点。
夹具在测量链路中的位置与它带来的误差
一个典型的夹具化测量链路可以这样理解：VNA 端口 1 → 电缆 → 夹具输入连接器 → 夹具输入网络 → DUT 参考面 → 夹具输出网络 → 夹具输出连接器 → 电缆 → VNA 端口 2。理想情况下我们希望 VNA 校准面直接落在 DUT 参考面上，但物理上做不到，只能把校准面留在同轴连接器处，再用数学方法把参考面"搬"到 DUT 两端。
夹具引入的误差大致分三类。第一类是确定性误差：夹具传输线的特征阻抗偏离 50 Ω、长度带来的相位延迟、连接器与过孔造成的寄生。这类误差可以用夹具的 S 参数精确描述，也是去嵌算法主要处理的对象。第二类是不连续与寄生：SMA 或 SMP 连接器、焊盘、键合线、过孔 stub 在毫米波频段会形成明显的谐振和阻抗突变。第三类是耦合与辐射：夹具上两条走线之间的串扰、屏蔽腔体的腔体谐振，这类效应难以用简单二端口模型描述，往往需要多端口或电磁仿真辅助。
去嵌的必要性：为什么不能直接读 VNA 数据
假设我们要测一颗 2.4 GHz 的射频前端模块，夹具由两段各 8 mm 的共面波导加 SMA 连接器组成。在 2.4 GHz 处，8 mm 传输线的电长度约为 0.064λ（按 εr≈3.5 的介质计算），带来的相位旋转约 23°。如果忽略这段线，直接读取 S21 的幅度和相位，就会把夹具的损耗算进 DUT 的增益里，把夹具的相位延迟算进 DUT 的群时延里。对于增益只有几 dB 的接收链路，夹具 0.3～0.5 dB 的插损足以让结论从"满足指标"变成"不满足指标"。
更严重的是相位和阻抗。在 5G Sub-6 GHz 或 Wi-Fi 6E 频段，DUT 的输入阻抗匹配对相位非常敏感，夹具引入的几十度相位偏移会让 Smith 圆图上的轨迹整体旋转，导致匹配网络设计完全跑偏。因此，去嵌不是"锦上添花"，而是把测量结果变成可用工程数据的必要步骤。
去嵌的基本数学框架是级联网络的 S 参数运算。若夹具输入网络为 F1、DUT 为 D、夹具输出网络为 F2，则整体测量结果 M = F1 ⊗ D ⊗ F2（⊗ 表示 S 参数级联，即 T 参数相乘后再转回 S 参数）。去嵌就是已知 F1、F2 求 D：D = F1⁻¹ ⊗ M ⊗ F2⁻¹。工程上真正困难的部分不是这个公式，而是如何获得准确的 F1、F2——这正是本课程后续章节要展开的核心。
Keysight 解决方案概览
Keysight 在夹具表征与去嵌方向提供了一条相对完整的工具链，理解各工具的分工有助于后续选型。
- 矢量网络分析仪平台：PNA / PNA-X 系列是主力，配合电子校准件（ECal）可快速完成同轴校准，把校准面稳定地建立在夹具连接器处。PNA-X 还支持源端与负载端的阻抗调谐，便于在真实工作条件下表征 DUT。
- 夹具表征与去嵌软件：PathWave 系列中的 AFR（Automatic Fixture Removal，自动夹具移除）是处理"夹具未知或难以单独测量"场景的经典方法，通过时域门控与迭代优化从整体测量中提取夹具模型；PLTS（Physical Layer Test System）擅长 S 参数处理、时域反射与夹具去嵌；ADS 则用于建立夹具的电磁或电路模型，并做级联验证。
- 夹具设计与仿真：ADS / EMPro 用于夹具的 3D 电磁仿真，提前评估连接器过渡、过孔 stub、阻抗不连续，把夹具设计成"可去嵌"的结构。
- 校准与验证附件：同轴校准件、TRL 校准套件、阻抗标准件，以及用于验证去嵌正确性的"已知 DUT"（如一段已知长度的传输线或标准衰减器）。
需要强调的是，工具链的核心逻辑是：先用校准把参考面推到夹具连接器，再用夹具模型把参考面推到 DUT 两端。AFR 适合夹具无法单独测量或夹具结构复杂的场合；如果夹具可以单独制作"短路—开路—直通"等标准件，则 TRL 类方法往往精度更高。选择哪种方法，取决于夹具的可测性、频段和精度要求。
典型被测件与夹具案例
不同 DUT 对应的夹具形态差异很大，去嵌策略也随之不同。下面用几个典型场景说明。
| 被测件类型 | 典型夹具形态 | 主要误差来源 | 常用去嵌思路 |
|---|---|---|---|
| 表贴滤波器 / 功分器 | PCB 评估板 + SMA 连接器 | 微带线损耗、连接器不连续 | AFR 或 TRL，夹具可单独测量 |
| 射频功放芯片（倒装焊） | 测试板 + 键合线 / 探针 | 键合线电感、焊盘电容 | 电磁仿真 + 多端口去嵌 |
| 封装内天线 / AiP 模块 | 带波导或同轴过渡的测试座 | 过渡结构、腔体谐振 | TRL 校准 + 过渡结构建模 |
| 晶圆级器件 | 探针台 + 探针 + 校准片 | 探针尖端寄生、焊盘寄生 | SOLT / LRM 校准到探针尖端 |
以表贴滤波器为例，一个常见的教学示例是：在 1～6 GHz 频段，用一段 10 mm 的 50 Ω 微带线作为"已知 DUT"验证去嵌流程。夹具为两侧各 6 mm 微带加 SMA。若不去嵌，测得的 S21 在 6 GHz 处可能比真实值低约 0.6 dB，相位偏差可达 40° 以上；完成 AFR 去嵌后，S21 幅度与相位应回到与仿真或理论值接近的水平。这个"已知 DUT 验证"步骤是判断去嵌是否可信的关键，后续章节会详细展开。
本课程的学习路径
围绕"夹具—测量—去嵌"这条主线，课程将依次展开：夹具的电气建模与表征方法、同轴校准与参考面定义、TRL / SOLT / LRM 等校准技术、AFR 自动夹具移除的原理与操作、多端口与差分夹具的去嵌、时域门控与夹具模型提取、去嵌结果的验证与不确定度评估，以及 Keysight 工具链在真实项目中的组合使用。本章建立的工程图景——测量结果是"夹具 + DUT"的级联、去嵌的本质是参考面搬移、夹具质量决定去嵌上限——将贯穿后续所有章节。
在进入具体技术细节之前，建议先明确自己手头项目的三个问题：DUT 的参考面在哪里？夹具能否单独测量或建模？可接受的去嵌误差是多少？这三个问题的答案，会直接决定后续选择哪种校准与去嵌方案。