VIP20

本课程属于：020-Keysight高速数字与信号完整性测试工程 测试测量质量可靠性工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Keysight DDR时序裕量与信号完整性分析

共计 30 章节

可可资料掘金营 · 点击在线试看

DDR时序裕量与信号完整性分析概述

目标=DDR技术演进与速率提升带来的… · Keysight分析方案的整体框架与…

DDR时序裕量

DDR接口物理层与协议基础

目标=DDR3/4/5的Fly-by… · ODT · 读写突发

DDR接口物理层

Keysight DDR分析工具与测试平台搭建

目标=Infiniium示波器 · 探头 · 夹具

DDR时序裕量基本概念与测量参数

目标=建立保持时间 · 数据有效窗口 · 时序裕量

DDR时序裕量基本概念

DDR信号完整性基础与仿真流程

目标=传输线 · 反射 · 串扰

DDR信号完整性基础

DDR读写时序分离与突发检测

目标=利用Keysight协议解码与… · 提取DQ/DQS时序关系 · 完成真实波形的时序参数测量

DDR读写时序分离

DQS-DQ时序裕量测量与去嵌

目标=DQS与DQ的建立保持窗口测量 · 探头和夹具去嵌方法 · Keysight Infiniium…

DQS-DQ时序裕量测量

DDR命令地址总线时序分析

目标=CS · RAS · CAS

DDR命令地址总线时序…

DDR时钟抖动与相位噪声分析

目标=CK的周期抖动 · 周期间抖动 · 相位噪声测量

DDR时钟抖动

DDR数据总线抖动与噪声分离

目标=总抖动 · 随机抖动 · 确定性抖动

DDR数据总线抖动

DDR眼图模板测试与裕量计算

目标=眼图模板定义 · 眼高眼宽测量 · 模板命中判定

DDR眼图模板测试

DDR电源完整性对时序裕量的影响

目标=电源噪声 · 地弹 · 同步开关噪声对抖动和时序的影响

DDR电源完整性对时序…

DDR串扰分析与布线优化

目标=近端/远端串扰 · 攻击线切换对受害线时序的影响 · Keysight ADS串扰仿真与P…

DDR串扰分析

DDR通道损耗与均衡技术

目标=插入损耗 · 回波损耗 · 趋肤效应

DDR通道损耗

DDR写入均衡与读取训练分析

目标=写均衡 · 读取门控训练 · VrefDQ训练的原理

DDR写入均衡

DDR时序裕量批量测量与统计分析

目标=使用Keysight示波器批量… · 直方图 · 浴盆曲线

DDR时序裕量批量测量

DDR信号完整性仿真与实测相关性

目标=Keysight ADS/Sy… · 模型校准 · 去嵌

DDR信号完整性仿真

DDR4时序裕量与SI联合调试案例

目标=针对DDR4-3200实际板卡 · 使用Keysight工具定位时序违例…

DDR5时序裕量与SI挑战

目标=DDR5新特性（决策反馈均衡 · 片上端接 · 更高数据速率）对时序和信号完整性的影…

LPDDR时序裕量与低功耗设计分析

目标=LPDDR4/5的低功耗模式 · 时序参数差异 · Keysight工具在移动平台信号完…

LPDDR时序裕量

DDR多Rank与多DIMM时序分析

目标=多负载拓扑下的时序偏斜 · 负载效应 · Rank间干扰

DDR时序裕量测试自动化与脚本开发

目标=使用Keysight Infi… · Python/MATLAB脚本实现批…

DDR时序裕量测试自动…

DDR信号完整性故障诊断与调试

目标=常见故障（振铃 · 过冲 · 时序违例

DDR信号完整性故障诊…

DDR合规性测试与标准解读

目标=JEDEC标准对时序和信号完整… · Keysight合规性测试软件的操作…

DDR合规性测试

DDR时序裕量与SI分析中的探头与夹具影响

目标=探头负载 · 夹具寄生参数对测量结果的影响 · Keysight探头与夹具选型及去嵌…

DDR高速链路中的均衡与时钟恢复

目标=DDR接收端均衡 · 时钟数据恢复对时序裕量的影响 · Keysight BERT与示波器联…

DDR高速链路

DDR时序裕量分析中的噪声与干扰抑制

目标=电源噪声 · 地弹 · EMI对时序的影响

DDR时序裕量分析

DDR信号完整性仿真模型与IBIS-AMI

目标=IBIS · IBIS-AMI模型在DDR仿真中的… · Keysight ADS中模型导入

DDR时序裕量与SI分析项目实战

目标=从需求定义 · 测试计划 · 仿真建模

DDR时序裕量与SI分析前沿与趋势

目标=DDR6 · PAM4 · 硅光互连等新技术对时序和信号完整性的…