1. 课程导入与工程场景
在高速数字与射频微波测试中，被测件（DUT）往往无法直接连到仪器端口。示波器、矢量网络分析仪（VNA）、误码仪（BERT）的接口是标准同轴或波导，而DUT可能是BGA封装芯片、连接器、PCB走线、电缆组件或封装基板。为了让信号"进得去、出得来"，必须插入一段机械与电气结构——这就是测试夹具（test fixture）。夹具承担固定、定位、供电、阻抗过渡与信号引出等任务，但它本身不是理想导线：它有插入损耗、回波损耗、寄生电容电感、时延和阻抗不连续。这些非理想因素会叠加在DUT的真实响应上，使测得的S参数、眼图、抖动、上升时间都发生畸变。
去嵌（de-embedding）就是把这部分"夹具贡献"从总测量结果中数学地剥离出去，还原DUT端面处的真实特性。理解本课程，核心要抓住一条主线：夹具引入误差 → 误差如何建模 → 如何用去嵌算法消除 → 如何验证去嵌结果可信。本章作为导入，先建立整体工程图景，后续章节再逐层展开夹具设计、校准件制作、S参数处理、时域去嵌、Keysight工具链实操与误差验证。
一、测试夹具在信号链中的位置与作用
从信号流角度看，一次完整测量包含：仪器端口 → 电缆 → 夹具输入网络 → DUT → 夹具输出网络 → 电缆 → 仪器端口。夹具通常由三部分组成：与仪器连接的同轴/连接器过渡段、把信号从同轴转换到DUT封装或PCB焊盘的扇出与阻抗过渡段、以及为DUT供电和提供偏置的直流/控制网络。以常见的SMA转微带再转BGA插座夹具为例，过渡段在10 GHz以上会明显出现感性不连续，微带线本身有约0.15 dB/cm的损耗（视板材而定），插座引脚又引入约0.3~0.5 nH的串联电感。这些量级在低速时无所谓，在28 Gbaud PAM4或40 GHz以上测试中足以让眼图闭合、S21跌落数dB。
因此夹具设计的目标不是"能连通"，而是在目标带宽内保持阻抗连续、损耗可控、相位线性、可重复。常用指标包括：特性阻抗50 Ω±10%、插入损耗在目标频段内尽量平坦、回波损耗优于-10 dB、端口时延对称、通道间串扰低于-30 dB。这些指标直接决定去嵌能否收敛、残差是否可接受。
二、为什么必须去嵌：从"测到"到"测准"
不去嵌的测量结果，本质上测的是"夹具+DUT"的级联响应。在低频或窄带应用中，夹具影响可能只有零点几dB，工程上可以容忍；但在高速串行链路、毫米波雷达、5G FR2、PCIe 6.0、USB4 v2等场景，夹具损耗和反射会直接改变判决结果。例如一条目标速率56 Gbaud PAM4的通道，若夹具在Nyquist频率（约14 GHz）引入3 dB损耗和-8 dB回波，眼高可能从120 mV降到60 mV以下，误码率从1E-12恶化到1E-6量级，此时若直接读眼图，会把夹具的"锅"算到DUT头上，导致误判芯片或PCB不合格。
去嵌的价值在于把测量参考面从仪器端口搬到DUT端面。数学上，若总测量S参数为S_total，夹具输入网络为S_fixA，输出网络为S_fixB，则DUT的S参数可通过级联逆运算求得。工程上常用方法包括：端口延伸（port extension）用于简单时延补偿；2x-thru去嵌用一段与夹具对称的直通结构提取夹具S参数；AFR（Automatic Fixture Removal）用夹具的反射和2x-thru传输自动求解；Delta-L用于PCB走线损耗提取；IEEE 370则给出了夹具建模与去嵌的标准化流程。选择哪种方法，取决于夹具是否对称、是否有可用的校准件、目标带宽和精度要求。
三、Keysight解决方案概览
Keysight在高速夹具与去嵌领域提供了一套从硬件到软件的完整工具链。硬件侧包括PNA/PNA-X矢量网络分析仪（用于S参数提取，频率覆盖到110 GHz以上）、Infiniium UXR系列示波器（用于眼图、抖动、TDR/TDT测量）、BERT误码仪（用于链路误码验证），以及配套的校准件、电子校准模块（ECal）和探头。软件侧核心是PLTS（Physical Layer Test System），它支持夹具S参数提取、2x-thru去嵌、AFR、Delta-L、IEEE 370合规流程，并能把去嵌后的S参数导出到时域做眼图仿真。此外，ADS可用于夹具建模与通道仿真，PathWave系列工具支持从测量到仿真的数据贯通。
实际工程中，典型工作流是：先用VNA测夹具的2x-thru和开路/短路校准件，在PLTS中提取夹具S参数并验证其因果性、无源性；再测"夹具+DUT"总响应；然后用去嵌算法剥离夹具，得到DUT端面S参数；最后把结果送入示波器或ADS做眼图、抖动和阻抗分析。整个链条中，夹具S参数的质量决定去嵌上限，因此校准件设计、连接器重复性、电缆稳定性都是关键控制点。
四、典型应用案例
案例一：某112 Gbps PAM4 SerDes通道测试。夹具为SMA转BGA插座，目标带宽40 GHz。实测2x-thru在20 GHz处插入损耗约2.5 dB，回波约-7 dB。直接用总响应看眼图，眼高仅35 mV；经PLTS 2x-thru去嵌后，眼高恢复到95 mV，与芯片仿真值接近。残差分析显示去嵌后在30 GHz以内S21幅度偏差小于0.3 dB，说明夹具模型可信。
案例二：PCB走线Delta-L提取。用两条不同长度的走线（如2英寸和6英寸），测其S21，通过Delta-L算法分离出单位长度损耗（约0.35 dB/inch @ 10 GHz）和夹具/过孔贡献。该方法不需要单独制作夹具校准件，适合PCB板材评估和通道建模。
案例三：连接器夹具的AFR去嵌。某高速背板连接器夹具不对称，2x-thru无法直接使用。改用AFR，利用夹具两侧的开路/短路反射和2x-thru传输，自动求解左右夹具网络。去嵌后连接器近端串扰从-28 dB修正到-35 dB，更接近真实值。