4. 板级信号完整性测量准备

板级信号完整性测量能否得到可信结果，往往在探头接触焊盘之前就已经决定了大半。被测板供电是否干净、时钟是否按预期工作、测试点是否选在能代表真实信号的位置、探头与通道是否经过校准和去嵌、多通道之间是否对齐、示波器是否在正确的条件下触发——这些准备环节中的任何一项出现偏差，都会让后续的波形判读失去意义，甚至可能因为不当连接给被测板带来额外损伤。本节围绕这六个准备环节展开，重点说明每一步的实际操作对象、关键参数和判断依据。

供电与时钟配置：先让板子进入可测状态

被测板在上电前，应先确认供电网络的静态阻抗，避免短路状态下直接加电。以常见的 1.8 V 内核、3.3 V IO 供电的数字板为例，可用万用表测量各电源轨对地电阻，正常应在几十欧姆以上；若接近零欧，必须先排查焊接短路或器件损坏。加电时建议使用带限流功能的可编程电源，将限流值设在预期工作电流的 1.2～1.5 倍，例如预期 800 mA 时设为 1 A，这样一旦板上有异常短路，电源会进入恒流保护而不是烧毁器件。

供电建立后，用示波器配合低电容探头测量各电源轨的纹波和上电时序。关注两点：一是电源轨的上升时间与上电顺序是否符合器件手册要求，例如某些 FPGA 要求内核先于 IO 上电；二是纹波峰峰值是否在允许范围内，通常 1.8 V 轨的纹波应控制在几十毫伏以内。若纹波过大，应先改善供电再去测信号，否则测到的抖动可能来自电源而非信号链本身。

时钟配置同样关键。被测板上的参考时钟、晶振或时钟发生器需要先确认频率和电平正确。可用示波器测量时钟输出端的频率、占空比和上升时间，确认与设计值一致。对于需要外部时钟输入的板卡，要确认时钟源的电平标准（如 LVCMOS、LVDS）与接收端匹配，避免因电平不匹配导致时钟无法起振或幅度不足。只有供电和时钟都稳定，后续的信号测量才有基准。

测试点选择：测到真正想看的信号

测试点选择的核心原则是：测点应尽量靠近信号接收端，且引线尽可能短。如果测点选在驱动端，测到的是驱动器输出，无法反映经过传输线后的实际到达波形；如果测点选在过孔或长 stub 上，会引入额外的反射和负载效应。理想情况下，优先选择接收器引脚附近的过孔、测试焊盘或预留的 SMA 座。

对于差分信号，测试点应成对选取，且两条引线的长度要尽量一致，否则会破坏差分对称性，引入共模分量。若板上没有专用测试点，可以用微同轴电缆或焊接式探头尖端直接焊在接收端焊盘上，但要注意焊接温度和停留时间，避免损伤焊盘或附近器件。测试点选定后，应记录其位置和对应的网络名称，便于后续复测时保持一致。

探头校准与去嵌：消除测量系统自身的影响

探头和示波器通道本身会引入衰减、带宽限制和寄生参数。正式测量前，必须对探头进行校准。以常用的高带宽差分探头为例，校准通常包括两步：先用示波器自带的校准信号源调整探头的直流增益和偏置，使显示幅度与标准值一致；再用探头自带的校准夹具或与被测信号上升时间相近的阶跃源检查探头的瞬态响应，必要时调整探头前端的可调电容或使用示波器的探头补偿功能。

去嵌（de-embedding）用于消除测试夹具、电缆和探头前端引入的损耗和相移。实际操作中，可先用矢量网络分析仪或时域反射计测量从示波器输入端到测试点之间的 S 参数或阶跃响应，得到夹具的传输特性，再在示波器或后处理软件中加载该模型进行反卷积。若没有 VNA，也可用已知上升时间的阶跃信号通过夹具，测量输出上升时间，用 t_measured² = t_source² + t_fixture² 估算夹具的等效上升时间，并在解读结果时予以扣除。去嵌不是必须每次都做，但当信号上升时间接近或快于夹具带宽时，忽略去嵌会明显低估实际上升时间。

通道对齐：让多路信号在同一时间基准下比较

测量多路相关信号（如时钟与数据、差分对的两条线、多路并行总线）时，必须保证各通道之间的时间对齐。通道间偏斜主要来自探头电缆长度差异、示波器通道间的固有延迟以及探头前端的差异。对齐方法通常有两种：一是使用示波器自带的通道间偏斜校准功能，输入同一个快速边沿信号到各通道，调整各通道的延迟使边沿重合；二是使用同一信号源同时驱动各探头，手动测量并补偿偏斜。

对齐后应记录各通道的偏斜补偿值，并在后续测量中保持探头和通道的对应关系不变。若中途更换探头或通道，需要重新对齐。对于差分信号，还要确认正负通道之间的偏斜是否在允许范围内，通常应控制在信号上升时间的十分之一以内。

触发设置：稳定捕获目标事件

触发设置决定了示波器在什么条件下采集波形。对于周期性信号，可使用边沿触发，设置合适的触发电平和斜率，使波形稳定显示。触发电平一般设在信号幅度的 50% 附近，对于上升时间测量，可设在 10% 和 90% 之间。若信号存在抖动或偶发异常，可使用脉宽触发、欠幅触发或窗口触发来捕获特定事件。例如，要捕获一个窄于正常脉宽的毛刺，可设置脉宽触发为“小于”某个宽度，触发电平设在信号摆幅中间。

触发释抑（holdoff）也需要注意。当信号中存在多个边沿而只想捕获特定周期时，适当增大释抑时间可以避免误触发。对于协议信号，还可使用码型触发或串行触发，但前提是示波器具备相应的触发和解码能力。触发设置完成后，应先用单次采集确认能稳定捕获目标事件，再切换到连续采集进行观察。

准备工作的闭环与复现

上述六个环节并非孤立步骤，而是一个相互影响的准备闭环。供电不稳会引入额外抖动，测点不当会掩盖真实波形，未校准的探头会改变幅度和上升时间，通道未对齐会让时序判读出错，触发不当则可能根本抓不到问题事件。因此，在正式测量前，建议按“供电→时钟→测点→校准→对齐→触发”的顺序逐项确认，并记录每一项的关键参数和设置值。

记录内容至少应包括：各电源轨电压与纹波、时钟频率与电平、测试点位置与网络名、探头型号与校准日期、去嵌模型或补偿值、各通道偏斜补偿值、触发类型与电平。这些记录不仅保证本次测量可复现，也为后续对比不同批次或不同板卡的测量结果提供基准。当测量结果出现异常时，可以快速回溯是准备环节的问题还是被测信号本身的问题，避免在错误的数据上反复分析。