3. 发送端电气特性测试

说到SATA认证，发送端的电气特性测试是重头戏。你想想看，一个信号从芯片发出来，如果连最基本的电压、速度、抖动都不过关，后面接收端再怎么调也是白搭。这一章咱们就直奔主题——电压摆幅、上升/下降时间、抖动这三个硬指标。

我个人习惯把这部分称为“发射端体检”，三项参数分别对应信号的“力气”、“反应速度”和“稳定程度”。哪一项出问题，ATF（Automated Test Framework）都会直接给你标红。

3.1 电压摆幅——信号的“力气”够不够

电压摆幅说白就是信号跳变时，差分电压差到底能打多大。SATA Gen3的差分输出摆幅（V_DIFF-pp）典型值是400 mV，但规格允许的范围是240 mV到600 mV。太弱了接收端认不出，太强了会辐射超标。

怎么测？很简单——用示波器抓一串连续的D20.3码型（K28.5的重复），测量差分波形峰峰值。注意，这里看的是稳态摆幅，不是瞬态过冲。我建议设置示波器采集至少10K个UI，然后用直方图统计。

还有共模电压（V_CM）也得测，SATA要求共模电压在0V到2.0V之间，典型值1.2V。如果共模偏移太大，会导致后续AC耦合电容饱和，信号畸变。

避坑指南：我曾经遇到一块板子，摆幅明明在400 mV附近，但ATF反复报FAIL。后来发现是测试负载不对——SATA要求差分终端电阻100 Ω±1%，而我用的夹具上电阻偏差了2%。

3.2 上升/下降时间——信号的“步速”

上升/下降时间反映了信号跳变的速度。SATA Gen3要求上升时间（20%～80%）在30 ps到100 ps之间，下降时间同样。太短会导致电磁干扰剧增，太长则码间串扰严重。

测试方法是：抓取单个跳变边沿，用示波器的测量功能直接读。不过要注意，示波器自身的上升时间必须远小于被测信号，否则会引入测量误差。一般用30%～70%还是20%～80%？SATA-IO用的是20%～80%。

还会遇到一种情况——不对称。上升时间和下降时间相差超过20 ps，说明输出驱动器的PMOS和NMOS不匹配。我记得有一次，一个芯片的上升时间只有31 ps，下降时间却跑到95 ps，眼图直接不对称，抖动也爆表。后来发现是驱动尾电流源设计有问题。

3.3 抖动——信号的“心跳稳不稳”

抖动是最要命的参数，因为它集成了太多不可控因素。SATA Gen3要求总抖动（TJ）在1×10^-12误码率下不超过0.25 UI（约64 ps at 6 Gbps）。而随机抖动（RJ）和确定性抖动（DJ）需要分解开来。

测试流程：采集长序列数据（建议至少1M UI），用示波器的SDA（串行数据分析）软件做抖动分解。你会得到直方图、浴盆曲线、抖动谱等。

避坑指南：我曾经犯过一个低级错误——用示波器默认的时钟恢复PLL带宽（2 MHz）去测SATA Gen3信号。结果PLL环路把部分数据相关抖动“吃掉”了，测出来的TJ只有40 ps，但实际有65 ps。正确的做法是使用SATA-IO规定的PLL带宽：对于Gen3，建议PLL带宽为2 MHz～4 MHz，且设置环路类型为二阶。

还有一个常见陷阱：随机抖动（RJ）的分布并不严格高斯，尤其在存在串扰时。如果直方图出现双峰或多峰，赶紧检查邻近信号线的隔离。