2. PCIe Gen4电气规范核心解读
做PCIe Gen4测试这些年，我最大的体会是——规范读不读得透，直接决定了你测试做不做得对。Base Spec 4.0和CEM 4.0这两本，一个是芯片级的天书，一个是板级的圣经。可很多人把它们混为一谈，测了半天，连测的是什么参数都说不清楚。这一章我就把两本规范的核心电气参数给你捋一遍，该记的记，该避坑的避坑。
2.1 Base Spec 4.0 与 CEM 4.0 的分工
说白了，Base Spec管的是芯片怎么发信号、怎么收信号——它定义的是发射端（TX）和接收端（RX）的电气特性，跟你用哪家的连接器、走线怎么拉无关。CEM 4.0管的是板级互连——连接器、PCB走线、Reference Clock的布局，全归它管。
举个例子你就明白了。Base Spec告诉你TX差分电压必须落在0.4V到1.2V之间，但它不管你这电压是从哪个连接器出来的。CEM 4.0则规定连接器的插入损耗在8GHz时不能超过1.5dB，至于你芯片能不能打出1.2V，它不关心。两本规范合在一起，才构成完整的电气约束。
2.2 电压域参数：摆幅、共模与去加重
先说最基础的TX差分输出电压摆幅，规范里叫 VTX-DIFF-PP。Gen4要求它的范围是0.4V ~ 1.2V（峰峰值）。你想想看，16 GT/s的速率下，电压摆幅如果低于0.4V，接收端可能直接认不出信号；高于1.2V，电磁干扰（EMI）又压不住。我个人习惯是把目标定在0.8V左右，既留裕量又不过冲。
去加重（De-emphasis）也容易踩坑。Gen4支持两档：-3.5dB 和 -6dB。选哪一档取决于信道损耗——信道差就用-6dB，把高频补一补；信道好就用-3.5dB，省得过度补偿。我在项目中遇到过一块板子，眼图怎么都睁不开，最后发现是去加重档位和信道损耗不匹配，换了一档立马就过了。
2.3 时序与抖动：16 GT/s 的眼图基石
Gen4的单比特宽度（UI）只有62.5ps——什么概念？光速在真空中走一厘米都要33ps，一个UI差不多就是信号在PCB上走两厘米的延时。时序稍有偏差，眼图就会塌。
抖动参数是重头戏。Base Spec 4.0对抖动的要求是这样的：
- 总抖动（TJ） @ BER=1e-12 ：必须小于 0.3 UI（约18.75ps）
- 确定性抖动（DJ） ：小于 0.15 UI（约9.375ps）
- 随机抖动（RJ） ：通常由时钟源和热噪声贡献，需根据BER折算
这里有个经验值——如果TJ超过0.25 UI，眼图模板基本就悬了。我曾经调试一块Gen4 Retimer卡，TJ测出来0.28 UI，眼图高度只剩20mV，怎么也过不了模板。后来把参考时钟从普通晶振换成低相噪的VCXO，RJ降了40%，TJ直接掉到0.18 UI。
2.4 眼图模板：合规的“硬门槛”
眼图模板是电气合规测试的最终裁判。Gen4的模板比Gen3严格得多——高度从50mV压到了30mV，宽度从0.3 UI缩到了0.2 UI。你想想看，在62.5ps的UI里只给你12.5ps的水平开口，稍微有点抖动就撞墙。
规范要求在模板内部的任何位置，眼图扫描结果都不能进入红色区域。一旦有波形碰到模板边界，测试直接Fail。我以前带过一个项目，板子打样回来怎么测都差一点，最后发现是TX端的SSC（展频时钟）展频深度从-5000ppm误设成了-3000ppm，导致低频抖动变大，眼图水平开口被吃掉。所以啊，眼图不过别急着改PCB，先查时钟配置。
2.5 CEM 4.0 板级要求：从芯片到连接器
Base Spec管的是芯片，CEM 4.0管的是板子。做系统级测试时，两边都得合规。CEM 4.0里几个关键的板级参数，我建议你记牢：
- 连接器插入损耗 ：在8GHz处 < 1.5dB（含连接器本身和焊盘过孔）
- 回波损耗 ：8GHz处 > 10dB，反射太大信号会来回震荡
- 差分走线阻抗 ：85Ω ± 15%，这是Gen4的标准，别沿用Gen3的100Ω
- 对内时延差 ：差分对内部P/N之间的时延差 < 5ps
你可能会问，为什么Gen4改成了85Ω？其实是为了降低功耗——阻抗越低，相同摆幅下需要的驱动电流越小。但代价是对PCB加工精度要求更高，85Ω ± 15%的工艺窗口比100Ω ± 15%窄不少。
2.6 参数归纳总表
| 参数域 | 参数名 | 规范来源 | Gen4 要求值 | 备注 |
|---|---|---|---|---|
| 电压 | VTX-DIFF-PP | Base Spec | 0.4V ~ 1.2V (p-p) | 典型工作点 0.8V |
| De-emphasis | Base Spec | -3.5dB / -6dB | 根据信道损耗选择 | |
| 时序与抖动 | UI | Base Spec | 62.5ps | 对应 16 GT/s |
| TJ @ BER=1e-12 | Base Spec | < 0.3 UI (≈18.75ps) | 总抖动上限 | |
| DJ | Base Spec | < 0.15 UI (≈9.375ps) | 确定性抖动分量 | |
| 眼图 | 眼高 (Eye Height) | Base Spec | ≥ 30mV (模板内) | 模板垂直开口 |
| 眼宽 (Eye Width) | Base Spec | ≥ 0.2 UI (≈12.5ps) | 模板水平开口 | |
| 板级 | 连接器插损 @ 8GHz | CEM 4.0 | < 1.5dB | 含焊盘与过孔 |
| 回波损耗 @ 8GHz | CEM 4.0 | > 10dB | 反射控制 | |
| 差分走线阻抗 | CEM 4.0 | 85Ω ± 15% | Gen4特有，注意工艺 |
这张表我建议你打印出来贴在工位上。每次做测试前扫一眼，至少能避免一半的低级失误。嗯，Gen4的电气参数看起来条目不少，但只要把Base Spec和CEM 4.0的分工搞清楚，再按电压→时序→眼图→板级的顺序逐项核对，心里就有底了。