2. DDR4基础回顾

大家好，我是老周。做 DDR 系统十多年了，踩过的坑不少。今天咱们聊聊 DDR4 的基础。说实话，很多不稳定的根因，最后都能追溯到对基础参数的理解偏差。你想想看，如果连芯片的电气特性都没吃透，系统出问题后排查方向就容易跑偏。

DDR4 接口标准：关键信号一览

DDR4 相比 DDR3，接口变化其实挺大的。我刚开始接触 DDR4 时，第一反应是“引脚怎么多了这么多”？其实不是多了，是功能更精细了。我们重点看几个核心信号组：

• CA（Command/Address）总线：DDR4 用了双沿触发，同一个时钟周期内同时采样命令和地址，频率更高了，但也更容易受串扰影响。
• DQ/DQS（数据/数据选通）：DQ 是双向数据线，DQS 是差分选通信号。DDR4 的 DQS 必须是差分对（DQS_t / DQS_c）。记得我调一块板子时，DQS 走线没做等长，结果数据眼图直接闭了一半。
• CK（差分时钟）：DDR4 的时钟是差分对 CK_t / CK_c，频率很高，到 3200 MT/s 时已经是 1.6 GHz 了。
• ODT（片上端接）：DDR4 内部集成了动态端接电阻，不用再在 PCB 上放一堆分立电阻了。这功能很好用，但配置错了信号反射会很严重。
• ZQ（参考校准）：DDR4 上电后必须做 ZQ 校准，目的是校准输出驱动和 ODT 的阻抗。如果校准没完成就操作 DRAM，大概率会出问题。

电气特性：电压域与电平标准

DDR4 的电压比 DDR3 更低。这是好事，因为功耗降了；但也是坏事，因为噪声容限变小了。说白了，信号更容易被干扰了。

这里有个重点：VREFDQ 是内部生成的，但 VREFCA 仍然需要外部提供。我见过有的设计把 VREFCA 直接接了个分压电阻了事，结果纹波太大，CA 总线频繁出错。嗯，做电源滤波时要注意，至少用个低通 RC 再加个 100 nF 电容。

工作频率与速度等级

DDR4 的频率等级是用数据传输速率（MT/s）来标记的，而不是核心频率。比如 DDR4-3200，核心频率只有 1600 MHz，但因为双沿采样，等效速率翻倍到 3200 MT/s。

我经常被问到：“老周，同样是 DDR4-3200，为什么有的颗料跑不稳？”其实，速度等级除了频率，还跟时序参数（tRCD、tCL、tRP 等）密切相关。颗粒厂商会把不同速度等级通过 SPD 写入 EEPROM，系统在 POST 阶段读 SPD 来配置控制器。

注意，表格里的 CL 是典型值。实际选型时，我习惯看颗粒 datasheet 里的频率-时序组合表。CL 越小，延迟越低，但颗粒成本也高。系统中的不稳定问题，很多都发生在跨频率点切换的时候，比如从自刷新退出后时钟恢复阶段的时序裕量不够。