3. 链路指标分解概述
射频收发信机的系统级指标（如整机EVM、灵敏度、ACPR）无法直接指导单个模块的设计，必须通过链路指标分解将其转化为各级模块的具体设计目标。这一过程的核心是建立系统指标与模块参数之间的数学映射关系，即级联公式。本章围绕“分解方法—级联公式—预算表”三条主线展开，重点解决三个工程问题：如何将系统指标逐级下沉为模块指标？级联公式中哪些参数可线性叠加、哪些必须用对数或功率叠加？预算表如何编制才能既覆盖所有误差源又不至于过度设计？
3.1 核心原理：三类级联公式的物理本质与适用边界
链路指标分解的数学基础是三大级联公式，它们分别对应信号链路的三个基本属性：增益（线性传输）、噪声（信噪比劣化）、非线性（失真产物）。理解其物理本质是正确分解的前提。
增益级联是最直观的：系统总增益（dB值）等于各级增益的代数和。但工程中需注意，增益分配必须考虑前后级模块的输入/输出驻波比（VSWR）失配损耗。例如，若LNA输出回波损耗为-10dB（VSWR≈1.92），则实际传输到后级的功率比理想值少0.46dB。因此，预算表中应预留0.5~1dB的失配余量。
噪声级联遵循Friis公式：
NF_total = NF₁ + (NF₂-1)/G₁ + (NF₃-1)/(G₁·G₂) + ...该公式揭示了两个关键结论：第一，第一级模块的噪声系数对系统NF贡献最大，其增益越高，后级噪声被抑制得越充分；第二，无源器件（如滤波器、衰减器）的噪声系数等于其插入损耗值（dB），且增益为负值。例如，一个插损2dB的滤波器，其NF=2dB，G=-2dB，对后级噪声的抑制能力为0.63倍（线性值）。
非线性级联使用IIP3（输入三阶截点）或OIP3（输出三阶截点）表示：
1/IIP3_total = 1/IIP3₁ + G₁/IIP3₂ + (G₁·G₂)/IIP3₃ + ...注意此公式中增益为线性值（非dB），IIP3为毫瓦（mW）线性值。该公式表明：后级模块的非线性贡献会被前级增益放大，因此末级功率放大器（PA）的IIP3往往成为系统线性度的瓶颈。工程中更常用OIP3进行预算：OIP3_total = IIP3_total + G_total。
3.2 判断方法与操作流程：五步分解法
从系统指标到模块指标的分解，推荐采用以下五步流程，每一步都有明确的输入、输出和检查点。
- 系统指标量化与归一化：将系统级指标（如EVM、灵敏度）转换为可直接用于级联计算的参数。例如，5G NR的EVM=3.5%对应信噪比SNR≈29dB（考虑编码增益后），需进一步分解为热噪声、相位噪声、IQ不平衡、非线性失真等分量。
- 确定链路架构与模块清单：明确射频前端、收发信机、本振、基带等各级模块，标注每个模块的增益/损耗、噪声系数、IIP3/OIP3、P1dB等初始参数。此步骤需参考厂商数据手册或历史项目经验值。
- 正向级联计算：从天线端开始，按信号流向依次计算各级的增益、噪声、非线性累积值。使用Excel或专用工具（如Mathcad、ADS）建立预算表模板，每行对应一个模块，每列对应一个指标。
- 反向指标分配：若正向计算结果不满足系统指标，则从系统指标反推各级允许的指标范围。例如，若系统NF要求≤3dB，而第一级LNA的NF=1.5dB、增益=18dB，则后级允许的NF_max = 1 + (NF_sys - NF₁)·G₁ = 1 + (2-1.5)·63 ≈ 32.5（线性值），即15.1dB。这为后级设计提供了宽松的余量。
- 迭代优化与余量分配：通常需要2~3轮迭代，调整各级增益分配或模块选型。每轮迭代后需检查关键模块的可行性（如LNA的NF与IIP3是否同时满足），并预留温度漂移（±0.5dB）、工艺偏差（±0.3dB）、老化（±0.2dB）等余量。
| 步骤 | 输入 | 输出 | 检查点 |
|---|---|---|---|
| 1. 指标量化 | 系统规格书 | SNR、IM3、相位噪声预算 | 指标间是否矛盾 |
| 2. 架构定义 | 链路框图 | 模块清单及初始参数 | 模块类型是否合理 |
| 3. 正向计算 | 模块参数表 | 级联NF/IIP3/增益 | 是否满足系统指标 |
| 4. 反向分配 | 系统指标 | 各级允许指标范围 | 是否留有足够余量 |
| 5. 迭代优化 | 前四轮结果 | 最终模块规格书 | 关键模块是否可实现 |
3.3 案例拆解：5G NR Sub-6GHz接收链路预算
以一个典型的5G NR n77频段（3.3~4.2GHz）接收链路为例，系统指标要求：灵敏度-95dBm（带宽100MHz，QPSK），EVM≤3.5%，带外阻塞-15dBm时EVM≤8%。链路架构为：天线→双工器→LNA→SAW滤波器→混频器→IF滤波器→VGA→ADC。
初始参数设定：双工器插损1.5dB；LNA增益18dB、NF=1.2dB、IIP3=+5dBm；SAW滤波器插损2dB、带外抑制40dB；混频器转换增益6dB、NF=8dB、IIP3=+10dBm；IF滤波器插损1.5dB；VGA增益范围0~20dB、NF=10dB、IIP3=+15dBm；ADC满量程输入+2dBm，SNR=65dB。
正向级联计算（关键节点）：
节点1（双工器输出）：G=-1.5dB, NF=1.5dB
节点2（LNA输出）：G=16.5dB, NF=1.2+(1.5-1)/63≈1.21dB
节点3（SAW输出）：G=14.5dB, NF=1.21+(2-1)/63≈1.23dB
节点4（混频器输出）：G=20.5dB, NF=1.23+(8-1)/63≈1.34dB
节点5（IF滤波输出）：G=19dB, NF=1.34+(1.5-1)/112≈1.34dB
节点6（VGA输出，增益10dB）：G=29dB, NF=1.34+(10-1)/79≈1.45dB
系统级联NF≈1.45dB（对应噪声系数线性值1.4倍）灵敏度验证：热噪声底=-174dBm/Hz + 10log(100MHz) = -94dBm。系统等效噪声底=-94+1.45=-92.55dBm。QPSK解调所需SNR≈3dB（含编码增益），则灵敏度理论值=-92.55+3=-89.55dBm，优于-95dBm指标约5.5dB，余量充足。
非线性验证：计算级联IIP3。将各模块IIP3转换为线性mW：LNA=3.16mW，混频器=10mW，VGA=31.6mW。代入公式：
1/IIP3_total = 1/3.16 + 63/10 + (63×4)/31.6
= 0.316 + 6.3 + 7.97 = 14.59
IIP3_total = 0.0685mW = -11.6dBm带外阻塞测试时，-15dBm阻塞信号经过双工器（抑制20dB）后为-35dBm，经LNA放大后为-17dBm，此时混频器输入三阶互调产物功率为：2×(-17) - 10 = -44dBm（混频器IIP3=+10dBm）。该产物经后续链路放大后，在ADC输入端的功率约为-44+14.5=-29.5dBm，远低于ADC满量程，不会导致EVM劣化。
复盘结论：该链路NF余量充足，但IIP3余量偏紧（仅比系统要求高2dB）。若量产时LNA增益偏差+1dB，则级联IIP3会恶化约1.5dB，存在风险。建议将LNA增益规格收紧至18±0.5dB，或在混频器前增加1dB衰减器以改善线性度（代价是NF恶化0.1dB）。
3.4 常见误区与总结复盘
误区一：将噪声系数直接相加。有些工程师习惯将各级NF（dB值）直接相加，得到“总NF”。例如1.2+8+10=19.2dB，这显然与正确值1.45dB相差甚远。正确做法必须使用Friis公式，且注意第一级增益对后级噪声的抑制。
误区二：忽略无源器件的噪声贡献。滤波器、双工器、传输线的插损就是其噪声系数，且它们位于链路前端时对系统NF影响显著。例如，若双工器插损从1.5dB恶化到2.5dB，系统NF将从1.45dB恶化到1.95dB，灵敏度下降0.5dB。
误区三：IIP3预算只算末级PA。在接收链路中，混频器后的IF放大器、VGA的非线性同样重要。由于前级增益的放大作用，后级IIP3的等效输入值会被压缩。例如，VGA的IIP3=+15dBm，但折算到LNA输入端时，其等效IIP3 = 15 - 20.5 = -5.5dBm，比LNA自身的+5dBm差10.5dB，因此VGA才是线性度的瓶颈。
误区四：预算表只做静态计算。实际信号是时变的，OFDM信号的峰均比（PAPR）可达10~12dB。预算表中的P1dB或IIP3必须考虑峰值功率，否则实际ACPR会严重超标。建议在预算表中增加“峰值回退”列，确保各级模块在峰值功率下仍工作在线性区。