2. 差分信号基础

好，咱们正式开始聊差分信号。

你想想看，为什么高速信号动不动就提“差分”？单端信号不是跑得好好的吗？

嗯，这其实是个工程性价比的问题。我在早期做低速板卡时，单端信号完全够用。但一旦频率上到几百兆甚至吉赫兹，单端就扛不住了——噪声、串扰、地弹，哪个都头疼。后来我第一次在项目中用差分对，才真正体会到什么叫“天生抗干扰”。

什么是差分信号

简单说，差分信号就是用两条线传一个信息。一条传正相，一条传反相。接收端只看这两条线的差值，不看各自对地的值。

举个例子：你要传一个“1”电平，单端信号可能是 1V 对地。差分信号呢？

• 正相线：+0.5V
• 反相线：-0.5V
• 差值：1V → 逻辑“1”

接收端只关心 V+ - V- 的结果。哪怕两条线上同时被外界干扰了 0.2V，差值依然不变。这，就是差分的底层逻辑。

我个人习惯把它叫做“共模免疫”——噪声来了，两条线一起波动，但差模信号纹丝不动。我在项目中遇到过好几次供电噪声大的情况，换成差分传输，眼图立刻就干净了。

差分信号三大优势

优势不止一个，我列三个最关键的：

1. 抗共模噪声：外界电磁干扰、电源噪声，只要同时耦合到两条线上，接收端自动抵消。
2. 抑制电磁辐射：两条线电流方向相反，磁场互相抵消。EMI 比单端低得多。
3. 信号摆幅小、速率高：差分信号可以用很小的电压摆幅（比如 350mV）跑很高频率，功耗低，速度高。

还有一点你可能没注意：差分信号对地弹不敏感。地电位波动时，单端信号参考地会出错，差分只看两条线之间的差，跟地没关系。我几年前调一块多层板，地层上有几个回流孔没打好，单端信号全乱套，差分对却稳稳当当。从那次以后，我对差分信号的好感度直接拉满。

共模与差模 —— 两个关键概念

搞差分测量，必须分清楚这两个模。

概念	定义	表达式	特点
差模（Differential Mode）	两条线上大小相等、方向相反的信号	Vdiff = V+ - V-	携带有效信息，是我们关心的信号
共模（Common Mode）	两条线上大小相等、方向相同的信号	Vcm = (V+ + V-) / 2	通常是噪声或偏置，要尽量抑制

说白了，差模是你想要的，共模是你不想要的。但在实际PCB和电缆中，共模和差模会互相转换——这就是后面章节要讲的模式转换，也是TDR差分时延测量要重点关注的坑。

我遇到过一个案例：某高速差分线在连接器处阻抗突变，导致差模信号一部分转换成共模，结果接收端误码率飙升。当时排查了很久，最后用TDR测出来差分时延不一致，才找到根因。所以，理解共模和差模，不是纯理论，是实战必备。

差分信号的传输模式图

下面这张图梳理了差分信号的基本概念关系。你仔细看，箭头代表干扰方向和信号成分。

从图上你能看到，差模信号是V+和V-的差值，共模是它们的平均值。外界的电磁干扰（比如电源噪声、无线射频）通常会同时耦合到两条线上，变成共模成分。只要差分对的对称性够好，共模就会被接收端的高共模抑制比（CMRR）踢掉。

但注意：如果两条线的时延不一致（下面章节的重点），共模就会有一部分转换成差模，干扰到有效信号。这就是为什么TDR差分时延测量那么重要——你在测的，其实是在评估差分对的对称性。

实际工程中的共模管控

讲几个我踩过的坑：

• 差分对走线要等长，这个大家都知道。但等长不只是长度相等，还要考虑过孔、拐角带来的时延差。曾经有一对线，画图时走了蛇形等长，结果蛇形部分耦合过强，导致局部特征阻抗变化，时延反而不一致。嗯，蛇形弯不是越多越好，弯间距至少3倍线宽。
• 共模扼流圈（Common Mode Choke）是神器，但它会引入差模感抗。选型时要注意差模截止频率，别把信号滤没了。
• TDR测量时，差分探头必须严格校准。我以前用一支没校零的探头测差分时延，读数差了10ps，差点误判。后来养成习惯：每次上电先做开路/短路校准。

知识结构速览

要点	核心理解
差分信号本质	两条线传一个信息，接收端只取差值
三大优势	抗共模、低EMI、低摆幅高速
差模 vs 共模	差模是信号，共模是噪声/偏置
模式转换	不对称导致共模→差模，这是测量痛点
实际管控	等时延、对称走线、选好共模器件