2. 第2节
做高速PCB设计这些年，我遇到最多的故障其实就三类——开路、短路、阻抗不连续。听着简单，但每类背后的门道都不少。你想想看，一块板子上几百条走线，随便哪条出了岔子，信号就给你乱跳。下面我带你一个个捋清楚。
核心观点：故障模拟不是瞎猜，而是先搞懂故障的物理本质。开路、短路、阻抗不连续，本质都是导体或介质偏离了理想传输线模型。
1. 开路故障
开路就是信号路径断了。但高速下的开路和低频不太一样——断点处不是简单的无穷大电阻，而是形成一个极小的耦合电容。信号还能“跳”过去，但幅度和延时全变了。
我在项目里碰过最典型的开路，是BGA焊盘下的微孔断裂。PCB加工时孔壁镀铜厚度不够，过几次回流焊就裂了。现象也很坑——板子冷态测试全通，一上电跑到高温就丢包。后来用TDR一探，断点处的阻抗飙到了300Ω以上。
检测手段：万用表只能测彻底断开的静态开路。对于高速微断点（电阻几百Ω），必须上TDR（时域反射计）或飞针阻抗测试仪。
开路故障的常见触发原因：
- 钻孔偏位，孔环破损
- 镀铜厚度不足（<20μm）
- 过孔应力开裂（多次回流或振动）
- 导线蚀刻过度（细线处出现缺口）
2. 短路故障
短路也分两种。一种是纯焊接短路，锡桥把相邻焊盘连上了；另一种是高速特有的“近场短路”——表层走线间距过小，介质击穿后出现碳化通路。
嗯，这里要特别提一下电源层的短路。我曾经在10层板项目中，内层电源平面之间有一小块残铜，测试时动态电流直接拉了4A才触发保护。查了半天，发现是层压时pp片偏移，两片铜箔在角落打了个“快连”。
警告：对于高压Hi-pot测试，千万别用40V以下的低电压去查层间短路，会漏掉半击穿隐患。我建议用500V DC，限流100μA。
短路故障的快速排查流程：
- 目视检查——先看焊接有没有锡珠、锡丝，简单短路一眼能认
- 万用表蜂鸣档——测电源对地、差分对间电阻，<1Ω判定短路
- 热成像——给板子加1~2V可调电压，短路点会优先发热
- X-Ray或CT——检查内层短路点，尤其是BGA区域
3. 阻抗不连续
这才是高速PCB最头疼的故障。阻抗不连续不是“断”也不是“连”，而是特性阻抗偏离了设计目标。50Ω线变成70Ω再变回50Ω，信号在突变处就会反射，眼图直接塌了。
我调试过一块25G NRZ的板子，发PRBS31码时误码率一直在1e-8下不来。TDR一扫，发现原因就是过孔反焊盘挖得太大，导致过孔阻抗降到了38Ω。这个不连续点反射回来的能量叠加到主信号上，刚好把眼高吃掉了。后来反焊盘直径从28mil改到22mil，阻抗回到了46Ω，误码率直接降到1e-12以下。
个人习惯：每次Layout前，我都会用HyperLynx或SIwave跑一个TDR仿真。具体操作就是给走线加一个阶跃脉冲，观察反射波的位置和幅度。哪里阻抗跳了高，哪里就是问题点。
阻抗不连续的常见位置：
| 位置 | 典型阻抗偏差 | 影响 |
|---|---|---|
| 过孔（尤其是多参考层切换处） | 设计50Ω → 实际35~42Ω | 反射约15%~25%，眼高下降30%以上 |
| 走线宽度变化（BGA扇出区） | 设计50Ω → 实际55~65Ω | 产生右移过孔效应，抖动增加 |
| 连接器焊盘 | 设计50Ω → 实际40~48Ω | 高频回损恶化，S11升高 |
| Stub（过孔未背钻的残桩） | 等效电容负载，阻抗下降10~20Ω | 谐振频点降低，信号眼图出现“鬼影” |
解决阻抗不连续其实有两个方向。一个是物理层优化——调整线宽、过孔盘径、反焊盘大小、增加背钻。另一个是设计补偿——在突变点附近加串联RC或调整走线拓扑。我个人习惯双管齐下，先修物理尺寸，再通过时域仿真确认反射幅度<10%。
三种故障的逻辑关系
下面这张图把三类故障的位置和传播影响画清楚了，看一眼就能记住核心关联。
实战避坑指南：开发测试板时，别只做一种故障样本。我试过只做了开路和短路的样板，结果现场复测时阻抗不连续把隔壁通道也拉垮了。最好三类故障各做一种样本，TDR比对才能快速定位。
说穿了，开路、短路、阻抗不连续这三兄弟经常串通作案。你发现眼图差，第一反应别只盯着阻抗不连续——焊盘虚焊也算开路，电源对地微短路也会拖低阻抗。我个人习惯把TDR、万用表、热成像三种手段组合起来，交叉验证，一般半小时就能锁死故障点。嗯，经验就这些，接下来你可以在自己的板子上试试。实际遇到的故障千奇百怪，但万变不离这三个根。