📚 课程目录第3章从站硬件架构

3. 从站硬件架构：从站控制器（ESC）芯片选型、外围电路设计、电源与时钟设计

3.1 核心原理：ESC 是从站硬件的“协议引擎”

EtherCAT 从站硬件架构的核心是 从站控制器（ESC，EtherCAT Slave Controller）。ESC 并非通用微控制器（MCU），而是一颗专门处理 EtherCAT 数据帧的硬件协议引擎。它内部集成了完整的 FMMU（现场总线内存管理单元）、SM（同步管理器）、过程数据 RAM 以及 ESC 寄存器空间。主站发送的 EtherCAT 帧到达从站后，由 ESC 硬件在纳秒级时间内完成帧解析、寻址匹配、数据读写与帧转发，整个过程不需要 MCU 参与。

ESC 与外部 MCU 之间通过 并行总线（如 8/16 位） 或 串行接口（SPI，通常 4 线） 进行数据交换。MCU 负责应用层逻辑（如读取传感器、控制执行器），而 ESC 负责通信层实时处理。理解这一分工是设计外围电路的前提：ESC 是通信从站，MCU 是应用主控，两者通过本地总线构成一个完整的 EtherCAT 从站节点。

3.2 方法流程：ESC 芯片选型要点

ESC 芯片选型是从站硬件设计的第一步，直接决定了外围电路复杂度、成本与开发难度。目前主流方案包括 AX58100（ADI/MAXIM）、LAN9252（Microchip）、ET1100/ET1200（Beckhoff） 以及部分集成 ESC 的 MCU（如 XMC4800）。选型时应从以下维度综合评估：

选型维度	关键考量	典型参数/要求
PDI 接口类型	与 MCU 通信方式	SPI（4线，速率≥10MHz）或 8/16 位并行总线
FMMU/SM 数量	支持的过程数据通道数	至少 3 组 FMMU、4 组 SM（SM2/SM3 用于周期性过程数据）
PHY 接口	是否内置 PHY	外置 PHY（如 KSZ8081）或内置 PHY（简化 BOM）
工作温度范围	工业环境适应性	-40°C ~ +85°C（工业级）
封装与引脚	PCB 布局难度	QFP-64 / QFN-48 等，引脚间距≥0.5mm
开发工具链	配置软件与文档	SSC（Slave Stack Code）支持、EEPROM 烧录工具

选型建议：对于大多数从站设备（伺服驱动器、I/O 模块、阀岛），推荐 AX58100 或 LAN9252。两者均支持 SPI 接口，外围电路简单，且提供成熟的 SSC 从站协议栈。若需极低延迟或特殊同步功能，可考虑 ET1100（并行总线，性能最强但成本高）。

3.3 外围电路设计：PHY、变压器与 PDI 接口

ESC 外围电路主要包括 以太网物理层（PHY）电路、脉冲变压器、PDI 接口电路 以及 EEPROM 配置电路。每个 EtherCAT 从站通常包含 两个以太网端口（IN 和 OUT），因此需要两套 PHY + 变压器电路。

3.3.1 PHY 与变压器电路

PHY 芯片通过 MII（媒体独立接口） 与 ESC 连接，负责将数字信号转换为差分模拟信号。典型电路连接如下：

ESC (MII_TXD[3:0], MII_TX_EN) → PHY (TXD[3:0], TX_EN)
PHY (TXD+ / TXD-) → 脉冲变压器 (1:1) → RJ45 连接器
PHY 时钟：25MHz 晶振或由 ESC 提供 50MHz 参考时钟

设计时需注意：

PHY 地址设置：通过外部电阻将 PHY 地址固定为 0x00（IN 端口）和 0x01（OUT 端口），避免地址冲突。
LED 指示：PHY 的 LINK/ACT 引脚可驱动 LED，用于显示链路状态。
变压器选型：推荐使用集成共模电感的脉冲变压器（如 Pulse HX1188NL），匝数比 1:1，支持 100BASE-TX。
终端电阻：在 PHY 差分对靠近芯片侧放置 50Ω 终端电阻（通常 PHY 内部已集成，需确认数据手册）。

3.3.2 PDI 接口电路

以 SPI 模式为例，ESC 作为 SPI 从机，MCU 作为 SPI 主机。典型连接如下：

MCU (SPI_SCK)  → ESC (SCLK)
MCU (SPI_MOSI) → ESC (MOSI)
MCU (SPI_MISO) ← ESC (MISO)
MCU (GPIO)     → ESC (CS#)   // 片选，低有效
MCU (GPIO)     ← ESC (IRQ)   // 中断请求，ESC 有事件时拉低

关键设计要点：SPI 信号线应尽量短（< 5cm），并避免与电源线或高频信号平行走线。CS# 和 IRQ 必须使用 MCU 的 GPIO 而非 SPI 外设的硬件片选，因为 ESC 的 PDI 访问需要软件控制时序。IRQ 应连接到 MCU 的外部中断引脚，用于触发过程数据同步。

3.4 电源与时钟设计

3.4.1 电源架构

EtherCAT 从站通常需要 3.3V（PHY、ESC I/O、变压器中心抽头）和 1.2V 或 1.8V（ESC 内核电压，视具体芯片而定）。若从站由外部 24V 供电，需先通过隔离 DC-DC 转换为 5V，再经 LDO 稳压至 3.3V 和 1.2V。

24V 输入 → 隔离 DC-DC (24V→5V) → LDO (5V→3.3V) → LDO (3.3V→1.2V)
                                    ↓
                              3.3V 给 PHY / ESC I/O / 变压器
                                    ↓
                              1.2V 给 ESC 内核（若需要）

电源设计注意事项：

去耦电容：每个电源引脚放置 100nF 陶瓷电容，并在 PCB 布局时靠近引脚；在电源入口处放置 10μF 钽电容。
隔离设计：若从站需要电气隔离（如与高压设备通信），应在 DC-DC 处实现隔离，且 PHY 与变压器之间需保持隔离带。
上电时序：部分 ESC 要求 3.3V 先于 1.2V 上电，或反之。需查阅数据手册，必要时使用电源监控芯片（如 TPS3823）控制时序。

3.4.2 时钟设计

ESC 需要 25MHz 参考时钟 用于内部 EtherCAT 帧处理。时钟源可选择：

无源晶振：25MHz 并联谐振晶振，配合两个 22pF 负载电容，成本低，但精度受温度影响。
有源晶振：25MHz 振荡器，输出 CMOS 电平，精度更高，适合需要精确同步的应用。
由 PHY 提供：部分 PHY 可输出 25MHz 或 50MHz 参考时钟，但需确认驱动能力。

  时钟精度要求：EtherCAT 分布式时钟（DC）要求从站时钟同步精度在 ±100ns 以内。虽然 ESC 内部有 PLL 可微调，但晶振初始精度应优于 ±50ppm，温度漂移应小于 ±30ppm（-40°C~+85°C）。推荐使用 ±10ppm 的 25MHz 晶振，如 TXC 7M25000012。

3.5 案例：基于 AX58100 的伺服驱动器从站设计

以某 400W 伺服驱动器从站为例，其硬件架构如下：

ESC：AX58100（QFP-64），SPI PDI 模式，时钟 25MHz 无源晶振。
PHY：两片 KSZ8081RNB（分别用于 IN/OUT 端口），MII 接口连接。
MCU：STM32F405RGT6，SPI1 连接 ESC，中断引脚 PA0 接收 ESC IRQ。
电源：24V 输入 → B0505S-1WR2 隔离 DC-DC → 5V → AMS1117-3.3 → 3.3V；3.3V 经 RT9193-12 降至 1.2V 给 AX58100 内核。
EEPROM：AT24C02（2Kbit），通过 ESC 的 I²C 接口连接，存储从站配置信息（如厂商 ID、产品码）。

该设计中，MCU 通过 SPI 以 10MHz 速率 与 ESC 交换过程数据，周期为 1ms。ESC 的 IRQ 在收到主站帧时触发 MCU 中断，MCU 在中断服务程序中读取输入过程数据并写入输出数据，实现实时控制。

3.6 误区与复盘：常见设计错误

常见误区	后果	正确做法
PHY 地址未正确设置	ESC 无法识别端口，链路不通	通过上下拉电阻将 IN 端口 PHY 地址设为 0，OUT 端口设为 1
SPI 信号线过长或未加端接	高速通信时数据错误，偶发丢帧	SPI 走线控制在 5cm 内，必要时串联 22Ω 电阻
晶振负载电容不匹配	时钟频率偏差大，DC 同步失败	按晶振数据手册选择负载电容，通常 18~22pF
忽略上电时序	ESC 内核电压未稳定时 I/O 已上电，可能损坏芯片	使用电源监控芯片或 RC 延时电路控制使能引脚
EEPROM 未烧录或配置错误	从站无法被主站识别，或过程数据映射错误	使用 SSC 工具生成 EEPROM 镜像，通过 ESC 的 I²C 接口烧录

复盘提醒：在 PCB 首版调试时，建议先不焊接 MCU，仅给 ESC 供电并连接 EEPROM，使用 EtherCAT 主站（如 TwinCAT）扫描从站。若能识别到 ESC 且能读取寄存器，说明 PHY、变压器、时钟和 EEPROM 电路正常；若无法识别，优先检查 PHY 的 LINK 状态和 ESC 的时钟输出。

从站硬件架构设计是一个系统工程，ESC 选型决定了通信能力上限，外围电路设计决定了信号完整性与可靠性，而电源与时钟设计则直接影响长期运行稳定性。遵循上述方法流程，可有效规避常见问题，为后续从站协议栈开发打下坚实基础。