4. 测试夹具与功率回路设计

双脉冲测试得到的开关波形是否可信，很大程度上不取决于示波器带宽，而取决于被测器件（DUT）周围那几十平方厘米的功率回路。本节围绕低寄生电感夹具、母排布局、去耦电容与连接方式，给出一套可复用的动态测试硬件搭建方法。核心目标只有一个：把换流回路的寄生电感压到最低，同时让测量点尽可能贴近器件端子。

一、为什么寄生电感是第一约束

在双脉冲测试中，上管关断瞬间，回路电流在极短时间内从负载电流跌落到零，di/dt 可达数百 A/ns 量级。回路中任何一段寄生电感 L_loop 都会产生尖峰电压：

V_spike = L_loop × di/dt

示例：L_loop = 20 nH，di/dt = 5 A/ns
V_spike = 20e-9 × 5e9 = 100 V

这意味着，即使母线电压只有 400 V，器件漏源电压也可能被推到 500 V 以上。若 L_loop 为 50 nH，同样条件下尖峰可达 250 V，足以让器件进入雪崩或直接损坏。因此，夹具设计的首要指标不是“能装上去”，而是“回路电感足够低”。

寄生电感主要来自三部分：功率半导体封装内部、PCB 或母排走线、以及去耦电容到器件的连接路径。封装电感无法改变，能优化的就是后两者。工程上通常把目标定在：低压小功率场景 L_loop < 10 nH，中高功率场景 L_loop < 20 nH。

二、低寄生电感夹具的结构要点

低寄生电感夹具的本质，是让“电流去”和“电流回”两条路径尽可能靠近、平行、且面积最小。常用做法是采用叠层母排结构：正母排与负母排之间夹一层薄绝缘膜，两层导体间距控制在 0.1～0.5 mm。这样正负电流方向相反，磁场相互抵消，等效电感可降到同长度单根导线的十分之一以下。

夹具与 DUT 的连接方式同样关键。常见方案有三类：

• 螺钉压接：接触电阻低，适合大电流，但拆装慢，且螺钉柱会引入额外回路面积。
• 弹簧探针：适合 TO-247、TO-220 等直插封装，更换器件快，但探针自身电感和接触电阻需评估。
• 焊接式转接板：把 DUT 焊在小型转接板上，再通过叠层母排接入，电感最低，但每次换器件需重新焊接。

对于可复用夹具，推荐“叠层母排 + 弹簧探针 + 可更换转接板”的组合：母排保证低电感，探针保证快速更换，转接板保证不同封装都能适配。

三、去耦电容的选型与布置

去耦电容在双脉冲测试中承担两个角色：一是为换流瞬间提供低阻抗电流源，二是与回路电感形成谐振，影响电压过冲和振铃频率。选型时关注三个参数：容值、等效串联电感（ESL）、等效串联电阻（ESR）。

容值决定电压跌落：ΔV = I × Δt / C。示例：负载电流 100 A，换流时间 100 ns，允许跌落 10 V，则 C ≥ 100 × 100e-9 / 10 = 1 μF。实际工程中通常取 10～100 μF，留足裕量。

ESL 决定高频旁路能力。普通电解电容 ESL 在 10～20 nH，不适合高频换流；应选用低 ESL 的薄膜电容或陶瓷电容，ESL 可低至 1～3 nH。布置时，去耦电容必须紧贴 DUT 的母线端子，连接路径越短越好。若电容离器件 5 cm，这段走线就可能引入 10 nH 以上电感，抵消电容的低 ESL 优势。

推荐布置方式：在叠层母排上直接焊接多个小容值薄膜电容，并联使用。多个电容并联可降低总 ESL，同时分散电流。示例：4 个 1 μF、ESL 2 nH 的电容并联，总 ESL 约 0.5 nH，总容值 4 μF。

四、母排布局与连接方式

母排布局遵循三条原则：

1. 正负叠层：正母排与负母排平行叠放，间距尽量小，形成低电感传输线结构。
2. 回路面积最小：从电容到 DUT 再到电容，整个电流环路的面积要尽可能小，避免形成大环路。
3. 测量点独立：电压探头应直接接触 DUT 端子，不要从母排远端取信号，否则会引入额外电感压降。

连接方式上，母排与电容、母排与 DUT 之间应使用大面积接触，避免点接触。螺钉连接时，接触面应平整、无氧化，必要时涂导电膏。弹簧探针连接时，探针压力要足够，接触电阻控制在毫欧级。

五、可复用夹具的搭建流程与检查表

下面给出一套可复用的搭建流程，适用于 400 V / 100 A 级别的双脉冲测试：

步骤 1：确定 DUT 封装与引脚定义，选择对应转接板。
步骤 2：将转接板固定在叠层母排上，确保正负母排间距 0.2 mm。
步骤 3：在母排靠近 DUT 端焊接 4 个 1 μF 薄膜电容，并联。
步骤 4：安装弹簧探针，调整压力，测量接触电阻 < 5 mΩ。
步骤 5：连接母线电容组，使用短而粗的铜排，长度 < 10 cm。
步骤 6：接入电压探头，探头尖端直接接触 DUT 漏极与源极。
步骤 7：用 LCR 表测量回路电感，目标 < 20 nH。
步骤 8：上电前检查绝缘电阻 > 10 MΩ，确认无短路。

搭建完成后，建议用以下检查表逐项确认：

六、回路结构与信号链示意

下图给出本节的核心回路结构：母线电容、去耦电容、叠层母排、DUT 与测量点之间的连接关系，以及电流换流路径。图中标注了各段寄生电感的来源位置，便于对照优化。

从图中可以看到，L1、L2、L3 是三个可优化的寄生电感段。L1 由母线电容到去耦电容的走线决定，应尽量短；L2 由去耦电容到母排的连接决定，应使用低 ESL 电容并缩短引脚；L3 由母排到 DUT 的连接决定，应使用叠层母排和弹簧探针。三段之和加上封装电感，构成总回路电感 L_loop。

七、常见问题与排障

搭建完成后，若双脉冲波形出现异常，可按以下顺序排查：

• 关断尖峰过高：优先检查 L_loop 是否超标，重点看去耦电容是否离 DUT 太远、母排是否叠层、连接是否点接触。
• 振铃频率偏低：说明回路电感偏大或电容 ESL 偏高，可尝试并联更多低 ESL 电容，或缩短母排长度。
• 波形毛刺多：检查探头接地环路是否过大，探头是否直接接触 DUT 端子，必要时改用同轴分流器或光纤隔离探头。
• 器件发热异常：检查接触电阻是否过大，弹簧探针压力是否足够，螺钉是否拧紧。

总结来说，低寄生电感夹具的设计不是单一环节的优化，而是母排、电容、连接方式和测量点的系统协同。把 L_loop 控制在 20 nH 以内，把测量点放在器件端子，把去耦电容紧贴 DUT，这三件事做到位，双脉冲测试的波形才具备工程参考价值。