3. 车载多屏显示拓扑与接口
座舱域控（Cockpit Domain Controller）通常以一颗 SoC 为核心，向外挂接仪表、中控、副驾娱乐、后排娱乐、HUD、电子后视镜等多块屏幕。屏幕数量一多，问题就不再是“能不能点亮”，而是“用哪种接口、走哪条链路、如何分配分辨率与刷新率”。本节围绕显示拓扑与接口选型展开，先厘清各接口的物理与协议特性，再落到座舱域控的实际连接方式，最后给出分辨率与刷新率的规划方法。
一、五类接口的本质差异
车载显示接口可分为两大类：一类是“并行/串行像素链路”，如 LVDS；另一类是“基于数据包的显示链路”，如 eDP、DP、MIPI DSI、HDMI。理解差异的关键在于三点：链路是单向还是双向、是否携带时钟独立通道、是否支持多流与压缩。
- LVDS：低压差分信号，本质是把 RGB 并行像素转成串行差分对传输。常见为单链路 4 对数据 + 1 对时钟，或双链路 8 对数据 + 1 对时钟。它没有独立的辅助通道，不能回读 EDID，也不能动态协商，链路速率与像素时钟强绑定。优点是成熟、成本低、抗干扰尚可，适合仪表这类固定分辨率、固定刷新率的屏幕。
- MIPI DSI：移动产业处理器接口的显示串行接口，基于 D-PHY 或 C-PHY，采用数据包传输，有 1 条时钟 lane 和 1~4 条数据 lane（或更多）。DSI 支持命令模式和视频模式，命令模式可让屏端自带帧缓存，主机间歇发送，利于省电。它同样没有标准 EDID 通道，屏参通常由设备树或屏端初始化序列给定。
- eDP：嵌入式 DisplayPort，保留 DP 的主链路 + AUX 辅助通道 + HPD 热插拔检测，但去掉了外部连接器形态，直接板对板或线对板。AUX 通道可读 EDID、可做链路训练，主链路 1/2/4 lane，每 lane 速率有 1.62/2.7/5.4 Gbps 等档位。它是笔记本与车载中高分辨率屏的主流选择。
- DP：标准 DisplayPort，除主链路与 AUX 外，支持 MST 多流传输，可用一条链路驱动多块屏；也支持 DSC 显示流压缩，在有限带宽下推高分辨率与刷新率。车载中常用于域控到显示集线器或到高分辨率中控屏。
- HDMI：消费电子接口，带 TMDS 或 FRL 链路、DDC 通道读 EDID、CEC 控制。车载中多用于后排娱乐、外接投屏或诊断显示，因其连接器与线缆在车规环境下不如板对板接口稳固，通常不作为主屏首选。
把上述差异画成一张拓扑对照图，可以更直观地看出各接口在域控中的位置与连接对象。
二、座舱域控中的实际连接方式
在典型的高通座舱平台上，SoC 内部有多个显示处理单元（DPU），每个 DPU 可输出一路或多路显示时序。这些时序再经过物理层（PHY）转换为具体接口。实际连接方式通常有以下几种组合：
- 直连屏：SoC 的 eDP/DSI/LVDS 直接通过板对板连接器或同轴线到屏幕。这种方式链路最短、延迟最低，适合仪表、中控等关键屏。例如中控 2560×1440@60Hz，像素时钟约 241.7 MHz（含消隐），eDP 4-lane 在 2.7 Gbps/lane 下有效带宽约 4×2.7×0.8=8.64 Gbps，远大于所需约 5.8 Gbps（24bpp），余量充足。
- 经串行器/解串器（SerDes）：当屏幕距离域控较远（如后排屏、电子后视镜），直接用 eDP 或 DSI 走长线会衰减严重。此时用 SerDes 芯片把并行或 eDP 信号转为同轴/屏蔽双绞线传输，屏端再解串恢复。常见方案如 TI FPD-Link、Maxim GMSL。此时域控侧接口仍是 eDP 或 DSI，但物理介质变了。
- 经显示集线器/桥接芯片：当 SoC 输出接口数量不足，或需要把一路 DP 拆成多路不同接口时，使用桥接芯片。例如 SoC 出一路 DP，经 MST Hub 拆成两路 eDP 分别驱动中控和副驾；或 DP 转 LVDS 驱动仪表。桥接会引入额外延迟（通常几毫秒），需在时序规划时计入。
- HDMI 外接：后排娱乐或诊断口常用 HDMI，通过 DDC 读取显示器 EDID 后协商分辨率。车载中需注意 HDMI 连接器在振动环境下的可靠性，通常加锁扣或改用板对板 HDMI。
三、分辨率与刷新率规划方法
规划的核心约束是带宽与像素时钟。对每条链路，先算所需像素时钟：
像素时钟 ≈ (H_active + H_blank) × (V_active + V_blank) × 刷新率
例如 1920×1080@60Hz，H_total=2200，V_total=1125：
像素时钟 = 2200 × 1125 × 60 ≈ 148.5 MHz
所需数据率（24bpp）= 148.5M × 24 ≈ 3.56 Gbps再对照接口有效带宽。LVDS 单链路 4 对数据线，每对约 0.945 Gbps（7×135MHz），总计约 3.78 Gbps，刚好覆盖 1080p60；双链路翻倍。MIPI DSI 每 lane 在 D-PHY 下常见 1.5~2.5 Gbps，4 lane 约 6~10 Gbps。eDP 每 lane 2.7 或 5.4 Gbps，4 lane 可达 21.6 Gbps。DP 1.4 每 lane 5.4 Gbps，4 lane 21.6 Gbps，加 DSC 可再提升约 3 倍。HDMI 2.0 总带宽 18 Gbps，2.1 为 48 Gbps。
规划时按以下顺序推进：
- 先定屏幕清单：每块屏的分辨率、刷新率、色深、是否触控、安装位置与线缆长度。
- 算每屏带宽需求：用上面的像素时钟公式，色深按 24bpp 或 30bpp 计算。
- 匹配接口：仪表、HUD 等安全相关屏优先 LVDS 或 eDP 直连；中控高分辨率用 eDP 4-lane；多屏共享用 DP MST；后排用 HDMI 或 SerDes。
- 校验总带宽：若多路复用同一 DP 链路，把所有流的像素时钟相加，乘以 1.2 开销系数，确认不超过链路有效带宽。
- 留余量：建议链路利用率不超过 80%，为温度漂移、EMI 和未来升级留空间。
四、常见问题与判断依据
实际调试中，屏幕不亮或闪烁往往不是屏坏，而是链路参数不匹配。判断顺序如下：先确认 HPD 是否拉高（eDP/DP），再读 EDID 是否成功；若 EDID 读不到，检查 AUX 通道极性与上拉电阻。若链路训练失败，降低 lane 速率或减少 lane 数重试。LVDS 无 AUX，需直接核对屏参：分辨率、消隐、极性、双链路映射顺序。DSI 则检查 lane 数、时钟频率与屏端初始化序列是否一致。HDMI 若出现闪屏，优先检查 TMDS 时钟与像素时钟是否匹配，以及线缆是否满足 18 Gbps 带宽。
把接口特性、带宽计算与规划顺序结合起来，就能在域控设计早期确定每块屏走哪条链路、用哪种接口，避免后期因带宽不足或接口不匹配而返工。