3. Jacinto毫米波雷达硬件与软件架构解析
要理解干扰抑制为什么必须落在 Jacinto 平台上，而不是单纯在雷达前端里解决，需要先把整条硬件与软件链路拆开看。典型的 Jacinto 毫米波雷达方案由三块构成：AWR 系列或 MMWCAS 级联雷达前端负责发射、接收与原始数据采集；Jacinto TDA4x 处理器承担数据搬运、信号处理与决策；DSP 与硬件加速器则把最耗算力的环节从通用 CPU 上卸载下来。干扰抑制不是某一个模块的独立功能，而是这三块协同的结果。
雷达前端：AWR 与 MMWCAS 的角色差异
AWR 系列是单芯片毫米波雷达前端，内部集成发射链路、接收链路、混频器、中频放大、ADC 以及雷达硬件加速器。以 AWR2243 为例，它支持 76–81 GHz 工作频段，单芯片可提供 3 发 4 收通道，通过 CSI-2 或 LVDS 输出原始 ADC 数据。在干扰抑制语境下，前端最关键的输出不是点云，而是未经处理的原始复数采样，因为干扰检测与抑制算法需要看到完整的时域与频域信息。
MMWCAS 则是多芯片级联方案，通过级联多个 AWR 芯片实现 12 发 16 收甚至更高通道数，形成更大的虚拟孔径。级联带来的直接好处是角度分辨率提升，但代价是数据量成倍增长。以 4 芯片级联为例，每帧原始数据可达数十 MB 量级，这对后端接口带宽和内存带宽提出了硬性要求。因此，级联方案中干扰抑制算法通常不能在前端完成，必须依赖 TDA4x 的加速资源。
TDA4x 处理器：数据流与算力分配
TDA4x 是异构多核 SoC，典型资源包括 ARM Cortex-A72 应用核、Cortex-R5F 实时核、C66x DSP、C7x 深度学习 DSP，以及视觉预处理加速器、深度与运动加速器等。在雷达处理链路中，各核分工大致如下：R5F 负责雷达前端的配置、触发与低层数据搬运；C66x 或 C7x 承担距离维 FFT、多普勒维 FFT、恒虚警检测与角度估计；A72 负责点云后处理、目标跟踪与上层决策。
干扰抑制算法通常插入在距离维 FFT 之前或之后。若在时域做干扰检测，需要先对原始 ADC 数据做短时能量统计；若在频域做抑制，则要在距离谱上识别被干扰抬升的频段并做重构或置零。这两种方式都涉及大量逐样本或逐频点运算，放在 A72 上会严重挤占跟踪与决策的算力，因此实际工程中优先交给 DSP 或硬件加速器。
DSP 与硬件加速器的分工边界
把干扰抑制放在 DSP 还是硬件加速器，取决于算法的规则性与数据并行度。硬件加速器擅长固定结构的批量运算，例如 FFT、有限冲激响应滤波、矩阵乘加，这些操作数据通路固定、可流水化，能效比远高于通用 DSP。但干扰检测往往带有条件判断：需要先估计噪声基底，再与阈值比较，再决定哪些频点需要处理。这类带分支的逻辑更适合 C66x 或 C7x 用 C 语言实现。
一个可落地的划分方式是：距离维 FFT 与多普勒维 FFT 交给硬件加速器；干扰检测、阈值计算、频点筛选与重构策略由 DSP 完成；点云聚类、航迹关联与干扰规避决策由 A72 承担。这样既利用了加速器的高吞吐，又保留了 DSP 的灵活性。
软件架构：从驱动到算法的分层
在软件层面，TDA4x 上的雷达处理通常运行在 Processor SDK RTOS 或 Linux + RTOS 混合环境中。底层由雷达驱动完成 AWR 的 SPI 配置、CSI-2 数据接收与 DMA 搬运；中间层是信号处理链，按帧组织，每帧包含若干 chirp；上层是应用逻辑，负责干扰抑制策略切换与结果输出。
干扰抑制算法在软件中的插入点通常有两个：一是在距离维 FFT 之前对原始 ADC 数据做时域加窗与干扰段检测；二是在距离维 FFT 之后对距离谱做频域处理。前者对短时强干扰更敏感，后者更容易与 CFAR 检测衔接。实际工程中常把两者结合：先用时域能量检测快速标记受扰区间，再在频域做精细重构。
一个可参考的参数与分工示例
假设使用 AWR2243 单芯片前端，配置为 77 GHz、4 个接收通道、每帧 128 个 chirp、每 chirp 256 个采样点。原始数据量为 4×128×256 个复数采样，约 13 万点。若在 C66x 上做 256 点距离 FFT，单帧约需 128×4 次 FFT；若改用硬件加速器，同样的 FFT 批量可以显著降低 DSP 占用。干扰检测若采用滑动窗能量统计，窗口长度取 16 个采样点，阈值设为噪声基底估计值的 6 dB 以上，则可在 DSP 上以较低开销完成逐点判断。
| 处理环节 | 推荐执行单元 | 关键输入 | 输出与判据 |
|---|---|---|---|
| 前端配置与触发 | Cortex-R5F | 帧周期、chirp 参数 | 稳定的 ADC 采样流 |
| 时域干扰检测 | C66x / C7x DSP | 原始 I/Q 采样 | 受扰区间标记，检测率与虚警率 |
| 距离维 FFT | 硬件加速器 | 加窗后的采样 | 距离谱，吞吐与延迟 |
| 频域重构与 CFAR | DSP + 加速器 | 距离谱、噪声基底 | 目标峰与虚警控制 |
| 点云后处理与决策 | Cortex-A72 | 点云、航迹 | 目标输出与干扰规避策略 |
这张分工表的意义在于：干扰抑制不是把算法堆到某一个核上，而是根据运算特征选择执行单元。规则、批量、无分支的运算下沉到加速器；带判断、带反馈、需要灵活调整的运算留在 DSP；与系统策略、接口和跟踪相关的运算交给 A72。只有边界清晰，才能在有限算力下同时保证干扰抑制效果与实时性。