3. 雷达前端与原始数据链路
毫米波雷达的原始数据链路，决定了后续所有检测、跟踪与融合算法的信息上限。对 S32R 这类面向雷达信号处理的 SoC 而言，理解“射频前端如何产生回波、ADC 采样如何组织成帧、距离-多普勒处理在何处完成、数据又如何映射到片上存储与加速器”，是工程实现的第一道门槛。本节围绕这条链路展开，重点说明可配置对象、数据组织方式与 S32R 上的映射关系。
一、射频前端的可配置对象
以 NXP 常见的毫米波雷达前端（如 TEF810x 系列配合 S32R）为例，射频前端并非“黑盒”，而是一组可编程参数共同定义的波形发生器与接收机。核心配置对象包括：
- 调频连续波（FMCW）波形参数：起始频率、带宽 B、调频斜率 S、单 chirp 持续时间 Tc、空闲时间、chirp 数量与帧周期 Tf。
- 发射通道：使能哪几个 TX，是否采用 TDM（时分）或 BPM（二进制相位调制）实现 MIMO 虚拟孔径。
- 接收通道：RX 增益、混频后中频带宽、抗混叠滤波、ADC 采样率 fs 与采样点数 Ns。
- 帧结构：每帧包含的 chirp 数 Nc、每 chirp 采样点数 Ns、接收通道数 Nr，共同决定原始数据立方体尺寸。
这些参数不是孤立的。带宽 B 决定距离分辨率 ΔR = c/(2B)，帧内 chirp 总时长决定速度分辨率 Δv = λ/(2·Nc·Tc)，最大不模糊速度由 chirp 间隔决定。配置时必须在分辨率、探测距离、速度范围与数据率之间做权衡。
二、ADC 原始数据的组织
每个 RX 通道混频后得到中频信号，经 ADC 采样后形成“快时间”样本。一个 chirp 内的 Ns 个采样点对应距离维；一帧内 Nc 个 chirp 对应慢时间维（多普勒维）；Nr 个接收通道构成空间维。因此原始数据天然是一个三维立方体：
原始数据立方体维度： [Nc chirp] × [Ns 采样] × [Nr RX]
示例：Nc=128, Ns=256, Nr=4
单帧样本数 = 128 × 256 × 4 = 131072
若每样本 16 bit（复数 I/Q 各 16 bit 则翻倍），
单帧原始数据量约 256 KB ~ 512 KB这个数据量对片上存储和搬运带宽提出了明确要求。S32R 的架构正是围绕“如何高效地把这团数据搬进、算完、再搬出”来设计的。
三、距离-多普勒处理流程
原始立方体不能直接用于检测，需要经过两级 FFT：
- 距离维 FFT（Range FFT）：对每个 chirp 的 Ns 个采样点做 FFT，得到距离谱。这一步把快时间频率映射为距离。
- 多普勒维 FFT（Doppler FFT）：对同一距离单元、跨 Nc 个 chirp 的数据做 FFT，得到速度谱。
- 非相干积累与 CFAR：在距离-多普勒图上做恒虚警检测，输出目标点。
- 角度估计：利用 Nr 个通道间的相位差做 DOA 估计。
其中 Range FFT 和 Doppler FFT 是计算密集且高度规则的部分，最适合硬件加速；CFAR 与角度估计则更依赖灵活控制。
四、S32R 上的数据流映射
S32R 系列（如 S32R45、S32R294）内部集成了雷达信号处理加速器（SPT/BBE）、通用内核与专用 DMA。原始 ADC 数据通常先进入片上 SRAM 或通过高速接口（如 LVDSP/CSI）送入，再由 DMA 按“chirp 块”搬运到加速器输入缓冲。加速器完成 Range FFT 后，结果写回 SRAM；随后 Doppler FFT 以转置方式读取，完成后再交给 CFAR 与后续处理。
映射的关键在于：数据布局要与加速器的访问模式匹配。例如 Range FFT 希望同一 chirp 的采样点连续存放，而 Doppler FFT 希望同一距离单元跨 chirp 连续。因此中间往往需要一次“转置”或分块搬运，DMA 的描述符配置直接决定吞吐效率。
五、工程实现中的关键判断
在实际配置时，有几个判断点值得特别关注。第一，采样率与中频带宽的匹配：若 fs 过低，距离谱会混叠；若过高，则数据率上升、存储压力增大。第二，chirp 数与帧周期的平衡：Nc 越大速度分辨率越好，但帧时间变长，影响实时性。第三，DMA 描述符的粒度：粒度过大导致延迟，过小则增加中断与描述符开销。第四，加速器输入缓冲的对齐要求：多数加速器要求 32 字节或 64 字节对齐，配置时需在数据布局阶段就预留填充。
把这条链路串起来看：射频前端定义“能看到什么”，ADC 与数据立方体定义“拿到什么”，距离-多普勒处理定义“算出什么”，而 S32R 上的数据流映射决定“能不能及时算完”。四者环环相扣，任何一环的配置偏差都会在最终目标列表上体现出来。理解这条链路，是后续在 S32R 上做性能调优与多传感器融合的前提。