3. 失效分析概述

晶圆级可靠性验证，说白了就是在芯片还在晶圆上没划片的时候，就把那些要命的失效机理摸清楚。我做了十几年车规芯片，见过太多封装完才发现问题的案例——那代价，啧啧，流片费打水漂都是小事，错过车厂定点窗口才是真疼。

这一章我们聚焦四个最核心的晶圆级可靠性项目：TDDB（经时击穿）、HCI（热载流子注入）、NBTI/PBTI（偏压温度不稳定性）、EM（电迁移）。这四个项目覆盖了栅氧、沟道、界面态和金属互连四大失效域，是车规芯片可靠性验证的基石。

3.1 TDDB：栅氧经时击穿

TDDB，全称Time Dependent Dielectric Breakdown。你想想看，栅氧化层在正常工作电压下本来应该是完美的绝缘体，但时间一长，缺陷慢慢累积，最后啪一下击穿——这就是TDDB。

我个人习惯把TDDB比作「栅氧的疲劳寿命」。就像金属疲劳一样，不是一次拉断，而是反复应力累积的结果。在车规芯片里，栅氧厚度已经薄到1-2nm了，也就几个原子层，你说它扛不扛得住15年？

TDDB的加速模型主要有两种：

模型	表达式	适用场景	关键参数
E模型	TTF = A·exp(-γE)	厚栅氧（>4nm）	γ：场加速因子
1/E模型	TTF = τ₀·exp(G/E)	薄栅氧（<4nm）	G：击穿场强相关常数
幂律模型	TTF ∝ V⁻ⁿ	超薄栅氧（<2nm）	n：电压加速指数

实际项目中怎么选模型？我建议先看栅氧厚度。厚栅氧用E模型，薄栅氧用1/E模型。但要注意——模型外推范围不能太大，否则误差会爆炸。我曾经见过有人把1/E模型外推了5个数量级，结果寿命算出来1000年，实际产品3年就挂了。

3.2 HCI：热载流子注入

HCI，Hot Carrier Injection。MOSFET在饱和区工作时，沟道里的载流子被强电场加速成「热载流子」，能量高到可以越过Si-SiO₂界面势垒，注入到栅氧化层里。结果就是阈值电压漂移、跨导退化、漏电流增加。

说白了，HCI就是载流子「越狱」搞破坏。车规芯片里，HCI退化最严重的是那些工作在饱和区的器件——比如模拟电路里的电流镜、差分对，数字电路里的关键路径缓冲器。

HCI的退化机制可以归纳为：

• 沟道热载流子注入（CHCI）：载流子在沟道中被加速，获得足够能量后注入栅氧。这是最经典的HCI机制。
• 漏极雪崩热载流子注入（DAHC）：漏结附近发生雪崩倍增，产生高能电子-空穴对。这个机制在短沟道器件中尤其严重。
• 衬底热载流子注入（SHCI）：衬底中的少数载流子被反向偏置的漏结电场加速后注入。这个机制在SOI器件中比较突出。

HCI的加速模型最常用的是幸运电子模型（Lucky Electron Model）：

τ = A · exp(β / V<sub>ds</sub>) · exp(E<sub>a</sub> / kT)

其中：
τ  - 器件寿命
A  - 工艺相关常数
β  - 电压加速因子（通常10-30 V⁻¹）
V<sub>ds</sub> - 漏源电压
E<sub>a</sub> - 激活能（HCI通常0.1-0.3 eV）
k  - 玻尔兹曼常数
T  - 绝对温度

这里要注意，HCI的激活能比NBTI小得多，说明它对温度不那么敏感，但对电压非常敏感。所以HCI加速测试主要靠加压，而不是加温。

3.3 NBTI/PBTI：偏压温度不稳定性

NBTI（Negative Bias Temperature Instability）和PBTI（Positive Bias Temperature Instability），是当前先进工艺下最头疼的可靠性问题之一。尤其是NBTI，在PMOS器件中，当栅极加负偏压、同时温度升高时，阈值电压会随时间漂移。

为什么会这样？核心机制是反应-扩散模型（Reaction-Diffusion Model）：

1. 反应阶段：空穴在Si-SiO₂界面与Si-H键反应，生成H原子和界面陷阱。这个阶段很快，几微秒到几毫秒。
2. 扩散阶段：H原子从界面扩散到栅氧内部，或者进一步结合成H₂分子扩散出去。这个阶段很慢，决定了退化的长期行为。

NBTI和PBTI的差异，我整理了一个对比表：

特性	NBTI	PBTI
受影响器件	PMOS	NMOS
偏置条件	Vgs < 0, 高温	Vgs > 0, 高温
主要退化参数	Vth 正向漂移	Vth 正向漂移
恢复效应	明显（撤去应力后部分恢复）	较弱
激活能	0.8-1.2 eV	0.6-0.9 eV
工艺敏感度	对氮化工艺敏感	对高k介质敏感

NBTI的寿命模型通常用幂律模型描述：

ΔV<sub>th</sub> = A · t<sup>n</sup> · exp(-E<sub>a</sub>/kT) · V<sub>gs</sub><sup>m</sup>

其中：
n - 时间指数（通常0.15-0.25）
m - 电压指数（通常3-6）
E<sub>a</sub> - 激活能（0.8-1.2 eV）

车规芯片对NBTI的要求很严格。我记得一个客户项目，要求PMOS在125°C、1.1倍V_max下应力1000小时后，V_th漂移不超过30mV。这个指标我们花了三个月才调工艺调达标。

3.4 EM：电迁移

EM，Electromigration。金属互连中的原子在电流作用下发生定向迁移，导致阴极出现空洞、阳极出现小丘，最终造成开路或短路。车规芯片的电流密度越来越大，EM问题越来越突出。

你想想看，一根铝线或者铜线，截面就那么零点几平方微米，要承载几毫安的电流，原子被电子风推着走，时间长了能不搬家吗？

EM的加速模型——Black方程：

MTF = A · J<sup>-n</sup> · exp(E<sub>a</sub> / kT)

其中：
MTF - 中位失效时间
A   - 互连结构相关常数
J   - 电流密度
n   - 电流密度指数（通常1-2）
E<sub>a</sub> - 激活能（Al: 0.6-0.8 eV, Cu: 0.8-1.0 eV）

车规级EM验证的几个关键点：

• 测试结构：通常用长条形金属线，两端加焊盘，中间有多个电压检测点。
• 加速条件：电流密度通常取工作值的100-500倍，温度取200-300°C。
• 失效判据：电阻变化超过10%或20%，或者出现不可逆的开路。
• 样本量：至少15-30个样本，用于Weibull分布拟合。

最后说一句，EM的寿命分布通常用Weibull分布拟合。我建议在报告中同时给出MTF和特征寿命（63.2%失效时间），以及形状参数β。β值反映了失效的分散性——β越大，失效越集中，工艺越稳定。