4. 器件分类与温度等级

各位工程师，咱们接着聊。Pre/Post-Test 电性测试，说白了就是「烤前烤后测一测」。你想想看，芯片在经历高温、低温、湿度、振动这些严苛的可靠性应力之后，电性能到底变了多少？这才是 AEC-Q100 认证里最核心的判据之一。

我个人习惯把 Pre/Post-Test 叫做「照妖镜」。为什么？因为很多芯片在应力前测出来都是好样的，参数漂移很小。但一上 HTOL（高温工作寿命）或者 TC（温度循环）之后，有些隐藏的缺陷就暴露出来了。嗯，这里要注意，我们测的不是「芯片坏没坏」，而是「芯片变没变」。

4.1 测试条件：Pre 和 Post 必须一致

这个原则听起来简单，但我在项目中遇到过不止一次翻车。Pre-Test 和 Post-Test 的测试条件如果不一致，你根本分不清参数漂移是应力导致的，还是测试条件变化导致的。

4.2 参数漂移判定：不是所有变化都是失效

芯片经过应力后，参数一定会漂。这是物理规律，谁也拦不住。关键问题是：漂多少算合格？

AEC-Q100 对参数漂移的判定，我个人总结为「三看」原则：

1. 看规格书限值：Post-Test 值必须在数据手册规定的 Min/Max 范围内。这是硬底线。
2. 看漂移百分比：通常要求 Δ ≤ ±10%（具体参数可能更严）。比如 VREF 从 1.200V 漂到 1.215V，Δ=1.25%，在范围内。
3. 看统计分布：单个芯片漂移可能不大，但整批芯片的均值漂移如果超过 3σ，说明工艺或设计有系统性风险。

举个例子，我曾经处理过一个 LDO 输出纹波的案例。Pre-Test 纹波是 5mVpp，Post-Test 变成了 8mVpp。虽然 8mV 还在规格书限值 10mV 以内，但漂移率达到了 60%。这种芯片我建议做失效分析，因为内部可能已经出现了轻微的键合线退化。

4.3 ATE 测试策略：Pre/Post 的差异化设计

Pre-Test 和 Post-Test 虽然测试条件要一致，但测试策略可以不一样。为什么？因为目的不同。

• Pre-Test：目的是建立基线。要测全参数、全温度点、全向量。我习惯在 Pre-Test 里多测 20% 的冗余参数，比如一些内部节点的电压监控，方便后续 debug。
• Post-Test：目的是验证漂移。可以只测关键参数，但必须包含 Pre-Test 中所有「边缘通过」的参数。那些在 Pre-Test 里刚好卡在限值边上的参数，Post-Test 最容易失效。

4.3.1 ATE 测试流程示例

// Pre-Test 流程（建立基线）
1. 上电自检（POR, BIST）
2. 静态电流 IDDQ 测试
3. 全速功能向量测试（Pattern A, B, C）
4. 直流参数测试（VOH, VOL, IIH, IIL, VIH, VIL）
5. 交流参数测试（tPD, tR, tF, tSKEW）
6. 温度点循环（-40°C, 25°C, 125°C）
7. 数据记录到数据库

// Post-Test 流程（验证漂移）
1. 上电自检（POR, BIST）
2. 静态电流 IDDQ 测试（对比 Pre）
3. 关键功能向量测试（Pattern A, B）
4. 关键直流参数测试（VOH, VOL, VIH）
5. 关键交流参数测试（tPD, tR）
6. Delta Check 模块（自动计算漂移）
7. 数据记录 + 漂移报告生成

4.4 知识结构图：Pre/Post-Test 电性测试全貌

下面这张图是我自己整理的，把 Pre/Post-Test 的核心逻辑串起来了。你保存下来，做项目时对照着看，不容易漏项。

4.5 实战案例：一个让我印象深刻的 IDDQ 漂移

讲个真实案例吧。有一款车规级 MCU，HTOL 应力 1000 小时后，IDDQ 从 Pre-Test 的 2.3mA 漂到了 3.8mA。漂移率 65%，远超 10% 的阈值。但规格书限值是 5mA，Post-Test 值 3.8mA 还在范围内。

这时候怎么判？

我当时的做法是：先判 Fail。为什么？因为 65% 的漂移率说明芯片内部一定有物理变化。后来做失效分析，发现是栅氧化层出现了轻微漏电。虽然短期内没超标，但长期可靠性已经受损。这个案例告诉我们：不要只看绝对值，漂移率才是早期预警信号。