4. 失效物理与失效模式
各位好，我是老周。今天咱们聊PCB布线规范。这章内容，说白了就是决定一块板子能不能稳定工作的关键。我见过太多设计，原理图画得漂亮，一上电就出问题，十有八九是布线埋了雷。
布线不是把线连通就完事了。你得考虑电流多大、信号多快、干扰怎么防。我习惯把布线规范分成四个维度：走线几何尺寸、差分信号处理、阻抗连续性、以及电源地平面的完整性。咱们一个一个来拆。
核心原则：布线是物理实现，不是逻辑游戏。每一条走线都是传输线，每一个过孔都是阻抗不连续点。尊重物理，板子才能稳定。
4.1 走线宽度与间距
走线宽度，直接决定载流能力。我有个简单的经验公式：1oz铜厚，温升10°C，每毫米线宽大约能走1A电流。当然，这只是估算，实际还要考虑环境温度和散热条件。
| 铜厚 (oz) | 温升 (°C) | 线宽 (mm) | 载流能力 (A) |
|---|---|---|---|
| 1 | 10 | 0.25 | 0.5 |
| 1 | 10 | 0.50 | 1.0 |
| 1 | 10 | 1.00 | 2.3 |
| 2 | 10 | 0.50 | 1.6 |
间距方面，我建议遵循“3W原则”——走线中心距至少是线宽的3倍。这样做能有效降低串扰。对于高压信号，间距还得加大。我曾经在电源板上吃过亏，12V和GND间距只留了0.2mm，结果爬电导致板子烧了。从那以后，高压区域我至少留0.5mm以上。
小技巧：对于大电流走线，别只盯着加宽。可以用多层并联，或者开窗加锡。我习惯在电源走线上开窗，生产时让工厂加锡，载流能力能提升30%以上。
4.2 差分对布线规则
差分信号，像USB、HDMI、以太网，现在太常见了。差分对的核心是什么？等长、等距、共模抑制。
等长是为了保证信号极性相反的两条线同时到达接收端。我一般要求长度差控制在5mil以内。等距是为了保证差分阻抗恒定。两条线之间的间距变了，阻抗就变了，信号反射就来了。
布线时，我习惯这样做：
- 成对走线：差分对的两条线必须紧贴在一起走，中间不要插入其他信号。
- 避免过孔：过孔会破坏等长和阻抗。实在避不开，两个过孔要对称放置。
- 包地处理：差分对两侧打地孔，形成屏蔽。我做过对比，包地后EMI能降5-10dB。
- 拐角用圆弧：45度拐角也行，但圆弧更好。直角会产生阻抗突变，反射信号。
注意：差分对内部间距（S）和到参考层的距离（H）共同决定差分阻抗。公式大致是 Z_diff ≈ 2 * Z_0 * (1 - 0.48 * e^(-0.96 * S/H))。别死记公式，用阻抗计算工具算一下最靠谱。
4.3 阻抗控制
阻抗控制，是高速设计的命门。信号在走线上传输，如果阻抗不连续，就会反射。反射严重了，信号眼图闭合，系统就挂了。
影响阻抗的因素有：线宽、铜厚、介质厚度、介电常数。我常用的单端50Ω阻抗，在FR4板材、1oz铜厚、4层板结构下，线宽大概在8-10mil左右。但这只是参考，实际要跟板厂确认。
我建议设计时做两件事：
- 叠层规划：提前跟板厂沟通好叠层结构，让他们提供阻抗线宽参考值。
- 阻抗条：在板边留阻抗测试条，生产时板厂会测，保证阻抗在±10%以内。
// 一个简单的微带线阻抗计算示例（单位：mil）
// 参数：H=4.5mil, W=8mil, T=1.4mil, Er=4.2
// 结果：Z0 ≈ 50.3 Ω
// 公式：Z0 = 87 / sqrt(Er+1.41) * ln(5.98*H / (0.8*W+T))
避坑指南：我曾经设计一块8层板，没跟板厂确认叠层，自己按经验算了线宽。结果板子回来，阻抗只有42Ω。信号反射得一塌糊涂。从那以后，我每次发板前都会把叠层和阻抗要求写进加工说明里。
4.4 电源与地平面设计
电源和地平面，是PCB的骨架。平面设计好了，信号完整性就成功了一半。
地平面：我习惯把地平面放在信号层的相邻层。这样信号有完整的回流路径，环路面积最小，EMI也最小。地平面要完整，不要被走线割裂。如果必须分割，分割线要避开高速信号。
电源平面：电源平面和地平面形成平板电容，能提供高频去耦。我建议电源平面比地平面内缩20H（H是层间距），这样边缘辐射会小很多。
去耦电容：电容不是随便放的。我习惯在每个电源引脚旁边放一个0.1μF电容，再在板子四周放几个10μF和100μF的 bulk 电容。电容的摆放要靠近引脚，过孔要短，否则等效串联电感（ESL）会抵消电容效果。
经验之谈：电源平面和地平面之间不要走高速信号线。如果实在要走，要保证旁边有地平面作为参考。我见过有人把时钟线走在电源平面和地平面之间，结果时钟抖动大得离谱。
好了，布线规范就聊到这儿。记住，规范不是束缚，是前人用教训换来的经验。你按规范做，板子一次成功的概率就高。不按规范做，debug的时间够你喝一壶的。