3. 车规PCB特殊要求

各位工程师朋友，咱们直接进入正题。元器件选型与布局，说白了就是给电路板上的每个“零件”找到最合适的位置。这一步做不好，后面EMC整改会改到怀疑人生。我自己踩过的坑，今天全给你们抖出来。

3.1 去耦电容：选型与布局的“黄金法则”

去耦电容，我习惯叫它“芯片的充电宝”。芯片在高速开关时，瞬间电流需求极大，如果电源路径电感太大，电压就会掉下去，辐射和时序问题全来了。

3.1.1 容值怎么选？

别迷信“越大越好”。我见过有人给DDR颗粒并了10个100μF电容，结果高频纹波一点没压住。为什么？因为大电容的谐振频率低，对几百MHz的噪声基本“免疫”。

3.1.2 布局的“三不”原则

电容放得远，等于没放。我做过一个项目，电容离芯片引脚差了5mm，结果辐射超标8dB。后来把电容挪到紧贴引脚，一次过。

• 不绕路： 电容必须放在芯片电源引脚和地之间，走线越短越好，最好直接打过孔到地平面。
• 不共享： 每个电容的过孔要独立，别几个电容共用一个过孔。你想想看，共用一个过孔，等效电感反而更大。
• 不堆叠： 小电容靠近芯片，大电容稍远。高频电流先走小电容，低频电流走大电容，路径要分开。

3.2 磁珠与共模扼流圈：噪声的“拦路虎”

磁珠和共模扼流圈，很多人搞混。我简单说：磁珠是“吃掉”高频噪声，共模扼流圈是“挡住”共模电流。

3.2.1 磁珠怎么选？

选磁珠，别只看阻抗。我见过有人选了个100Ω@100MHz的磁珠，结果电路直接不工作。为什么？因为磁珠在低频段也有电阻，会分压。

• 关注直流电阻（DCR）： 电源线上的磁珠，DCR要小于50mΩ，否则压降太大。
• 关注额定电流： 磁珠的额定电流要大于实际工作电流的1.5倍，否则会饱和，失去滤波效果。
• 关注阻抗曲线： 选在噪声频率点阻抗最大的磁珠。比如时钟频率100MHz，就选100MHz处阻抗最高的型号。

3.2.2 共模扼流圈布局要点

共模扼流圈，说白了就是两个绕在同一磁环上的线圈。共模电流会被“抵消”，差模信号正常通过。

• 靠近接口： 共模扼流圈要放在连接器附近，让共模电流一进来就被“扼杀”。
• 避免耦合： 共模扼流圈下面不要走其他信号线，尤其是时钟线。我遇到过共模扼流圈和时钟线平行走了2cm，结果共模噪声反而变大了。
• 地平面完整： 共模扼流圈下方要有完整的地平面，不能有分割。否则共模电流会“绕路”，效果大打折扣。

3.3 时钟与晶振布局：EMC的“心脏手术”

时钟信号，是EMC问题的头号元凶。我做过统计，车规产品60%以上的辐射超标，都和时钟布局有关。晶振布局，我称之为“心脏手术”，一点马虎不得。

3.3.1 晶振布局的“三近”原则

• 近芯片： 晶振要尽量靠近时钟芯片的引脚，走线长度不超过5mm。我见过有人把晶振放在板边，结果辐射超标20dB。
• 近地平面： 晶振下方要有完整的地平面，不能有走线穿过。晶振的接地焊盘要直接打过孔到地，不要绕路。
• 近电容： 晶振的负载电容要紧贴晶振引脚，走线越短越好。电容的地也要直接打过孔到地平面。

3.3.2 时钟走线的“三避”原则

• 避免长距离： 时钟走线越短越好，超过10cm就要考虑加缓冲器或驱动芯片。
• 避免过孔： 时钟线尽量不走过孔，非要走的话，要加回流地过孔。我做过一个项目，时钟线走了两个过孔，辐射超标12dB，加回流地孔后降了8dB。
• 避免平行： 时钟线不要和其他信号线平行走，间距至少3倍线宽。如果必须平行，中间加地线隔离。

3.3.3 时钟展频技术

如果布局实在优化不了，可以考虑时钟展频。说白了就是把时钟频率“抖”一下，让能量分散到更宽的频段上，峰值辐射就降下来了。

3.4 本章知识体系

下面这张图，是我自己总结的元器件选型与布局的核心逻辑。你把它记在脑子里，以后做布局时就不会乱。