2. DC-DC基础概念
DC-DC变换器是电源系统的核心单元，无论是非隔离的Buck/Boost，还是隔离的反激/正激，乃至当前热门的LLC谐振变换器，其性能优劣最终都体现在一组可量化、可测量的关键指标上。本章作为拓扑选型的基础，将系统梳理输入输出关系、效率、纹波、动态响应以及稳态与瞬态特性这五大核心维度。理解这些指标不仅是读懂数据手册的前提，更是后续进行拓扑对比、环路补偿设计和磁性元件选型的根本依据。下图展示了DC-DC变换器关键指标之间的内在关联与工程权衡关系。
上图揭示了DC-DC设计中的核心矛盾：效率、纹波、动态响应三者往往相互制约。例如，提高开关频率可减小纹波和加快动态响应，但会增大开关损耗，降低效率。因此，在实际工程中，必须根据应用场景（如服务器电源、车载充电机、便携设备）明确优先级，才能做出合理的拓扑选型决策。
2.1 输入输出关系：从理想变换到实际增益
核心原理
DC-DC变换器的输入输出关系定义了其电压转换能力。对于理想变换器，输出与输入之比（增益M）仅取决于占空比D（非隔离）或匝比n与D（隔离）。例如，Buck变换器M=D，Boost变换器M=1/(1-D)。然而，实际电路中寄生参数（如MOSFET导通电阻Rds(on)、电感DCR、二极管压降）会导致增益曲线偏离理想值。对于LLC谐振变换器，其增益不仅与开关频率fs有关，还受负载品质因数Q和励磁电感比Ln影响，呈现出非线性特性。
判断方法
- 查数据手册增益曲线：确认在最低输入电压、满载条件下，变换器能否达到所需最大增益；在最高输入电压、轻载条件下，增益是否过高导致失控。
- 计算极限占空比：对于PWM变换器，需验证最小/最大占空比是否在控制IC可调范围内（通常5%~95%）。
- LLC增益范围评估：LLC通常工作在谐振频率fr附近，增益调节范围有限（约0.8~1.2倍），若输入范围过宽（如2:1），需考虑变频+移相混合控制。
案例拆解：宽范围输入LLC的增益设计
某车载DC-DC要求输入电压250V~420V（电池电压波动），输出12V/100A。若采用LLC拓扑，其增益范围需覆盖Mmax=420/250=1.68。但标准LLC在fr点增益为1，仅靠变频无法覆盖如此宽范围。实际方案采用“LLC+预稳压Buck”两级架构，前级Buck先将电压稳定在380V，后级LLC固定工作在fr点，实现隔离和高效变换。此设计将增益压力转移至Buck，虽然增加一级损耗（约2%），但大幅简化了LLC的磁性元件设计和环路补偿难度。
2.2 效率：损耗分布与优化路径
核心原理
效率η=Pout/Pin，其损耗主要分为四类：导通损耗（I²R，包括MOSFET、电感、变压器铜损）、开关损耗（开通/关断交叠损耗，与电压电流乘积和开关时间相关）、驱动损耗（栅极电荷Qg×Vgs×fs）、磁芯损耗（磁滞+涡流，与磁通摆幅ΔB和频率相关）。LLC谐振变换器通过ZVS（零电压开通）和ZCS（零电流关断）大幅降低开关损耗，因此在中大功率场景效率可达95%~98%。
判断方法
| 损耗类型 | 关键参数 | 优化手段 | LLC优势 |
|---|---|---|---|
| 导通损耗 | Rds(on)、DCR、变压器交流电阻 | 选用低阻器件、增大线径、采用利兹线 | 谐振电流近似正弦，峰值/有效值比低 |
| 开关损耗 | Vds、Id、开关时间 | 软开关、降低开关频率 | ZVS/ZCS消除交叠损耗 |
| 驱动损耗 | Qg、Vgs、fs | 降低驱动电压、选择低Qg器件 | 频率较低时驱动损耗占比小 |
| 磁芯损耗 | ΔB、频率、磁材体积 | 增大磁芯、选用低损耗材料（如DMR95） | 励磁电流小，ΔB较小 |
实战场景：满载效率与轻载效率的取舍
通信电源标准要求50%负载效率最高，而10%负载效率不得低于90%。某300W适配器采用LLC，在满载时效率96.2%，但在10%负载时因频率升高至1.5fr，励磁电流占比增大，效率降至88%。解决方案：在轻载时进入Burst模式（间歇工作），以降低等效开关频率，同时保持输出电压稳定。实测10%负载效率回升至92.5%，代价是输出纹波增大至80mVpp（仍满足规格）。
2.3 纹波与噪声：时域与频域的双重约束
核心原理
纹波（Ripple）指与开关频率同频的周期性电压波动，由输出电容的ESR和充放电电流决定；噪声（Noise）则指叠加在纹波上的高频尖峰（通常>10MHz），来源于开关节点的高dv/dt耦合和寄生电感谐振。对于LLC，其输出电流纹波远小于PWM变换器（因谐振网络滤波作用），但高频噪声仍需关注。
判断方法
- 时域测量：使用20MHz带宽限制示波器，探头采用接地弹簧（避免长地线引入噪声），测量输出端纹波峰峰值。
- 频域分析：使用频谱分析仪观察开关频率及其谐波幅度，确认是否超出EMI标准限值。
- 纹波预算分配：例如输出电压1.8V，要求纹波<30mVpp，则电容ESR需小于30mV/ΔI（ΔI为电感纹波电流）。
案例拆解：LLC输出纹波异常排查
某48V/20A LLC电源，实测输出纹波为120mVpp，远超设计值50mVpp。初步怀疑输出电容ESR过大，但更换低ESR电容后纹波仅降至100mVpp。进一步用差分探头测量，发现噪声尖峰频率为35MHz，与谐振电感分布电容和整流二极管反向恢复相关。最终在输出端增加RC吸收电路（R=10Ω，C=1nF）和磁珠，将高频尖峰抑制至20mVpp，总纹波降至45mVpp。此案例说明：纹波问题需区分低频（开关频率）和高频（寄生振荡）分量，分别处理。
2.4 动态响应：负载阶跃下的电压稳定能力
核心原理
动态响应描述当负载电流突变时，输出电压的跌落/过冲幅度和恢复时间。其物理本质是：输出电容在环路响应之前提供瞬态电荷，而环路带宽决定了恢复速度。对于LLC，由于谐振网络的存在，其环路带宽通常较窄（约5~10kHz），动态响应弱于峰值电流模式的Buck（带宽可达50kHz）。
判断方法
- 负载阶跃测试：使用电子负载以1A/μs的斜率在10%~90%负载间切换，记录输出电压最大偏差ΔVmax和恢复时间Trec。
- 环路增益测量：使用网络分析仪测量控制环路穿越频率和相位裕度，确保相位裕度>45°。
- 输出电容计算：根据ΔVmax要求，估算所需电容值：Cout ≥ ΔI×Tdelay/ΔVmax，其中Tdelay为环路延迟（约1/带宽）。
实战场景：LLC动态响应优化
某服务器电源（12V/200A）要求负载阶跃50A时，电压跌落<300mV。初始设计LLC带宽仅8kHz，实测跌落达480mV。优化措施：①增加输出电容从4×470μF增至6×470μF（降低ESR和ESL）；②在反馈环路中加入前馈电容（Cff=100pF），将带宽提升至15kHz；③调整光耦反馈的静态工作点，增大环路增益。最终跌落降至280mV，恢复时间从120μs缩短至60μs。代价是相位裕度从60°降至48°，需通过仿真确认稳定性。
2.5 稳态与瞬态特性：从静态精度到启动/短路行为
核心原理
稳态特性指变换器在恒定输入、负载条件下的输出精度（负载调整率、线性调整率）和稳定性（无振荡、无漂移）。瞬态特性则涵盖启动过程（软启动时间、过冲）、关断时序、短路保护响应和恢复行为。LLC的启动过程尤为关键：若频率从最高值快速下降，可能产生过大的励磁电流冲击。
判断方法
| 特性 | 测试条件 | 合格标准 | LLC注意事项 |
|---|---|---|---|
| 负载调整率 | 10%~100%负载 | ≤±1% | 轻载时增益下降，需最小频率限制 |
| 线性调整率 | 输入电压±10% | ≤±0.5% | 输入变化时频率需相应调整 |
| 启动过冲 | 满载启动 | ≤5%Vout | 软启动时间需>10ms，频率从2fr开始下降 |
| 短路恢复 | 短路后移除 | 自动恢复且无振荡 | 需设置打嗝模式（Hiccup）保护 |
案例拆解：LLC启动过冲问题
某350W LED驱动电源，LLC启动时输出电压过冲达15%（正常值12V，过冲至13.8V），导致LED驱动器损坏。分析发现：控制IC的软启动时间设定为5ms，但谐振电容充电时间常数较大，导致频率下降过快。解决方案：①将软启动时间延长至15ms；②在启动期间限制最大占空比（通过外部RC电路）；③增加输出电容预充电电路。修改后过冲降至3%，且启动时间满足<100ms要求。