2. 电力电子基础回顾

在OBC(车载充电机)的PFC与LLC功率变换设计中,所有拓扑选择、效率优化与散热方案,最终都要落到“器件—损耗—热—磁”这条主线上。本节把这条主线拆成五个相互关联的知识块:功率半导体器件、开关损耗、导通损耗、热设计基础与磁性元件入门,为后续章节的PFC和LLC工程实现打底。

一、功率半导体器件:从MOSFET到SiC的选型逻辑

OBC前级PFC常用硅基超级结MOSFET,后级LLC在高压输出时逐步转向SiC MOSFET或GaN HEMT。选型时不能只看耐压和电流,而要同时关注导通电阻RDS(on)、栅极电荷Qg、输出电容Coss、反向恢复电荷Qrr以及热阻RθJC。硅MOSFET在硬开关PFC中成本低、驱动成熟;SiC MOSFET则凭借低Coss和高温特性,在LLC高频化、高效率场景中优势明显。

选型口诀:先定拓扑与开关频率,再算电压电流应力,最后用损耗与热阻反推封装。不要先选器件再改拓扑。

二、开关损耗:开通、关断与Coss的博弈

开关损耗发生在器件状态切换的瞬间,主要由电压电流交叠区决定。开通损耗与关断损耗可近似表示为:

P_sw ≈ 0.5 × V_ds × I_d × (t_on + t_off) × f_sw
其中:
V_ds  —— 关断期间漏源电压
I_d   —— 导通电流
t_on  —— 开通交叠时间
t_off —— 关断交叠时间
f_sw  —— 开关频率

在LLC中,若实现零电压开通(ZVS),开通损耗可大幅降低,但关断损耗仍存在;同时Coss储能会在死区时间内参与谐振,若死区设计不当,ZVS失败会带来额外损耗与EMI。PFC在连续导通模式(CCM)下为硬开关,开关损耗随频率线性上升,因此高频化必须配合SiC/GaN或软开关技术。

三、导通损耗:RDS(on)与电流有效值的乘积

导通损耗由通态电阻和电流有效值决定:

P_cond = I_rms² × R_DS(on) × D
其中:
I_rms —— 流过器件的电流有效值
R_DS(on) —— 结温下的导通电阻
D —— 占空比(或导通比例)

RDS(on)随结温升高而增大,硅器件通常正温度系数,SiC更明显。因此热设计必须与损耗计算迭代:结温升高→RDS(on)增大→损耗增大→结温进一步升高。工程上常用“热阻链”来评估:

T_j = T_a + P_total × (R_θJC + R_θCS + R_θSA)
T_j —— 结温
T_a —— 环境温度
P_total —— 器件总损耗
R_θJC —— 结到壳热阻
R_θCS —— 壳到散热器热阻
R_θSA —— 散热器到环境热阻

四、热设计基础:从损耗到温升的闭环

热设计不是“加散热片”这么简单,而是一个闭环:损耗计算→热阻网络→结温校核→降额或改方案。OBC通常要求器件结温留有余量,硅器件一般不超过125℃,SiC可到150℃以上,但长期可靠性仍建议降额使用。散热路径包括PCB铜箔、导热垫、铝基板、散热器与风冷/液冷。对于LLC变压器和电感,磁芯损耗与绕组损耗同样会通过磁芯和骨架传导到环境,需与半导体热设计统一考虑。

损耗类型 主要来源 关键参数 优化方向
开关损耗 电压电流交叠、Coss充放电 fsw、ton、toff ZVS、SiC/GaN、降低频率
导通损耗 RDS(on)、电流有效值 Irms、D、Tj 并联、低RDS(on)、优化占空比
磁芯损耗 磁滞、涡流、剩余损耗 ΔB、fsw、磁芯材料 选低损磁材、降低ΔB
绕组损耗 直流电阻与集肤/邻近效应 Irms、线径、层数 利兹线、交错绕制、减少层数

五、磁性元件入门:电感与变压器的工程要点

PFC电感工作在工频与高频叠加的电流波形下,需关注饱和电流、温升电流与磁芯损耗;LLC谐振电感与变压器则要关注漏感、励磁电感、匝比与耦合系数。磁性元件设计的基本关系为:

L = N² × μ₀ × μ_r × A_e / l_e
B_max = L × I_pk / (N × A_e)
其中:
N —— 匝数
A_e —— 磁芯有效截面积
l_e —— 磁路有效长度
I_pk —— 峰值电流
B_max —— 最大磁通密度

工程上常用面积积法(AP法)初选磁芯,再通过窗口面积校核绕组。LLC变压器还需控制漏感作为谐振电感的一部分,或外置独立谐振电感。磁芯材料方面,铁氧体适合高频低损耗,粉芯适合大电流储能,纳米晶适合高磁导率与高饱和。绕组工艺上,利兹线可降低集肤效应,三明治绕法可减小漏感与邻近效应。

常见误区:只算导通损耗忽略开关损耗,或只算半导体损耗忽略磁性元件损耗。OBC整机效率是两者之和,磁性元件损耗常占总损耗的30%以上。

六、案例与复盘:一个3.3kW OBC前级PFC的损耗分配

以3.3kW PFC为例,输入220VAC,输出400VDC,开关频率65kHz,采用超级结MOSFET。实测总损耗约120W,其中导通损耗约35W,开关损耗约45W,磁性元件损耗约30W,驱动与采样损耗约10W。复盘发现:开关损耗占比最高,原因是CCM硬开关下toff偏大;将频率降至45kHz并优化栅极电阻后,开关损耗下降约12W,但电感体积增大。最终通过改用SiC二极管降低反向恢复,兼顾效率与体积。

这个案例说明:损耗、热、磁三者必须联合优化。任何单一维度的“最优”都可能在其他维度付出代价。后续章节将把本节知识应用到PFC与LLC的具体拓扑、控制与布局中。

OBC功率变换损耗—热—磁闭环关系 功率半导体器件 Si MOSFET / SiC / GaN R_DS(on)、Q_g、C_oss 损耗计算 开关损耗 P_sw 导通损耗 P_cond 磁芯/绕组损耗 热设计 R_θJC + R_θCS + R_θSA T_j = T_a + P × ΣR_θ 磁性元件 PFC电感 / LLC变压器 L、B_max、漏感、匝比 整机效率与温升 η = P_out / (P_out + ΣP_loss) 参数 P_total 磁损 T_j校核 磁损 降额/改方案 损耗计算 → 热阻网络 → 结温校核 → 磁性优化 → 效率与温升闭环迭代