3. DC-DC降压转换器（Buck）设计
Buck电路，说白了就是降压用的。你想想看，BMS系统里电池电压动不动几十伏甚至上百伏，可咱们的MCU、运放、通信芯片，哪个不是3.3V或5V供电？这时候就得靠Buck把高压降下来。
我刚开始做BMS那会儿，觉得Buck不就是个开关管加个电感嘛，有啥难的？结果第一次打样回来，纹波大得吓人，效率还不到80%。后来老老实实把原理吃透，才明白这里面门道多着呢。
3.1 Buck拓扑原理
Buck电路的核心就三个字：斩、储、放。开关管高速通断，把直流电压斩成方波，然后通过LC滤波器平滑成直流。
占空比D决定了输出电压：
Vout = Vin × D这里D = Ton / T，也就是开关管导通时间占整个周期的比例。理想情况下，Buck的输出电压只跟占空比有关，跟负载电流无关——当然，这是理想情况。
实际电路中，我习惯把公式写成这样：
Vout = (Vin - Vsw) × D - Vdiode × (1 - D)Vsw是开关管的导通压降，Vdiode是续流二极管的压降。别小看这两个参数，低压大电流场景下，它们能吃掉好几个百分点的效率。
关键工作模式：
- CCM（连续导通模式）：电感电流始终大于零。适合大电流场景，纹波小，但环路补偿复杂些。
- DCM（断续导通模式）：电感电流会降到零。轻载时效率高，但纹波大，输出阻抗高。
- BCM（临界导通模式）：介于两者之间。我一般做小功率BMS辅助电源时会刻意设计在BCM附近。
为什么会区分这些模式？嗯，这跟电感选型直接相关，咱们接着聊。
3.2 电感选型
电感是Buck的心脏。选错了，整个电路都白搭。
先算电感值。我常用的经验公式是这样的：
L = (Vin - Vout) × D / (ΔIL × fsw)其中ΔIL是电感电流纹波，一般取输出电流的20%~40%。fsw是开关频率。
举个例子：Vin=12V，Vout=3.3V，Iout=2A，fsw=500kHz，取ΔIL=0.4×2=0.8A：
D = 3.3/12 = 0.275
L = (12-3.3) × 0.275 / (0.8 × 500000) ≈ 6μH实际选型时，我一般取标称值6.8μH或10μH。记得留余量。
我的选型习惯：
- 饱和电流Isat要大于峰值电流的1.2倍。峰值电流 = Iout + ΔIL/2。
- 直流电阻DCR越小越好，但别太贵。我一般控制在几十毫欧以内。
- 屏蔽电感优先选，能减少EMI问题。我在BMS上吃过这个亏，后来全换屏蔽式了。
我曾经在一个项目里用了非屏蔽电感，结果BMS的CAN通信时不时丢包。查了两天才发现是电感漏磁干扰了CAN收发器。换屏蔽电感后，问题立马消失。嗯，教训深刻。
3.3 电容选型
输入电容和输出电容，各有各的讲究。
输入电容：主要扛输入纹波电流。Buck的输入电流是断续的，开关管导通时电流从输入拉，关断时输入电流为零。这个脉动电流必须由输入电容来平滑。
我一般用MLCC（多层陶瓷电容），容值选10μF~100μF，耐压留50%余量。注意MLCC的DC偏压特性——电压越高，实际容值越小。这个坑我踩过，标称22μF的电容在12V下只剩不到10μF。
输出电容：决定输出纹波大小。纹波电压近似为：
ΔVout ≈ ΔIL × (ESR + 1/(8×fsw×Cout))ESR是电容的等效串联电阻。我习惯用钽电容或聚合物电容，ESR低，纹波小。BMS的模拟前端对纹波敏感，我一般把输出纹波控制在10mV以内。
| 电容类型 | 优点 | 缺点 | 适用场景 |
|---|---|---|---|
| MLCC | 体积小、ESR低 | DC偏压衰减、啸叫 | 输入电容、高频去耦 |
| 钽电容 | 容量大、稳定 | 耐压有限、怕浪涌 | 输出电容（低压） |
| 铝电解 | 便宜、容量大 | ESR高、寿命短 | 大容量滤波（不推荐BMS用） |
| 聚合物 | ESR极低、寿命长 | 贵 | 输出电容（高性能） |
3.4 环路稳定性基础
环路稳定性，说白了就是反馈回路不能振荡。我见过不少工程师，电感电容算得挺准，一上电输出就来回晃，那就是环路没调好。
Buck的环路包括：误差放大器、PWM比较器、功率级、LC滤波器、反馈分压电阻。整个环路的增益和相位决定了稳定性。
我常用的判断标准：
- 相位裕度：至少45°，最好60°以上。低于30°就容易振荡。
- 增益裕度：至少10dB。
- 穿越频率：一般取开关频率的1/10~1/5。太高了噪声大，太低了动态响应慢。
补偿网络我习惯用Type III补偿，三个极点两个零点，覆盖范围广。对于BMS这种对动态响应要求不高的场景，Type II补偿也够用。
注意：BMS的负载变化可能很剧烈——比如继电器吸合瞬间，电流从几毫安跳到几安。这时候环路响应慢了，输出电压会掉下去，可能导致MCU复位。我建议在输出端加足够的储能电容，同时把穿越频率设高一些。
我曾经调试一个BMS项目，低温下输出纹波突然变大。查了半天，发现是电解电容在低温下ESR飙升，导致环路相位裕度下降。后来换成聚合物电容，问题解决。所以说，电容的温度特性也得考虑进去。
3.5 Layout注意事项
Layout做不好，原理图再漂亮也是白搭。Buck电路的高频电流回路是EMI的源头，必须小心伺候。
我的Layout铁律：
- 输入电容紧贴开关管。高频电流回路越小越好，输入电容的正极到开关管漏极、开关管源极到输入电容负极，这个环路面积要最小化。
- 功率地和控制地分开。大电流回路不要跟小信号回路共用路径。我一般用单点接地，在输出电容的负极汇合。
- 反馈走线远离电感。反馈分压电阻到FB引脚的走线，要避开电感和开关管的区域。我习惯走底层，用地层屏蔽。
- 电感下方不要走线。电感的磁场会耦合到走线上，引入噪声。如果必须走，走差分信号或用地线包围。
- 开关节点（SW）铜皮要够宽。但别太大，否则辐射噪声大。我一般控制在能承载电流的最小宽度。
一个小技巧：在SW节点对地加一个RC snubber电路，能有效抑制振铃。R取几欧到几十欧，C取几百pF。具体值用示波器看波形调，振铃幅度最小为准。
我记得有一次，一个同事画的Buck Layout，效率怎么都上不去，还发热严重。我一看，输入电容离开关管隔了2厘米，高频电流回路绕了大半个板子。改了一版，效率直接提了5%。所以说，Layout这东西，细节决定成败。