4. 图像采集链路

在环视系统中，摄像头模组到域控制器之间的“第一公里”决定了整条链路的上限。图像采集链路要同时解决三件事：把并行的像素流串行化、在车规线缆上可靠传输、让接收端按正确时序把像素重新拼回帧。MIPI CSI-2、LVDS、GMSL、FPD-Link 是这一层最常见的四类协议，它们并非互相替代，而是处在不同位置：CSI-2 是芯片间接口，LVDS/GMSL/FPD-Link 是板间与线缆传输。

一、核心原理：从像素到串行流

图像传感器输出的是并行像素与同步信号（PCLK、HSYNC、VSYNC）。采集链路的第一步是串行化：把多 bit 像素按像素时钟逐位送出，形成高速差分对。接收端再用恢复时钟采样，重建像素、行、帧三级同步。因此任何采集协议都必须携带三类信息：像素数据、行/帧同步、时钟基准。

MIPI CSI-2 是面向芯片到芯片的协议，物理层为 D-PHY 或 C-PHY。它用 Lane 组成数据通道，以“包”为单位传输：短包携带帧起始（FS）、帧结束（FE）、行起始（LS）、行结束（LE），长包携带有效像素。CSI-2 的时序由虚拟通道（VC）和数据类型（DT）区分，多路摄像头可复用同一组 Lane。

LVDS、GMSL、FPD-Link 属于串行器/解串器（SerDes）方案。发送端把并行视频加控制信号打包，经一对或几对差分线传输；接收端解串还原。GMSL 与 FPD-Link 还支持同轴电缆供电（PoC）和双向控制通道，可在同一根线上传视频、I2C 控制与电源，非常适合车载长距离布线。

二、四类协议对比与选型

四类协议在距离、线数、供电、控制通道上差异明显。下表给出工程选型时最常比较的维度。

三、采集时序与配置实操

采集时序的核心是“接收端按发送端节奏采样”。以 CSI-2 为例，SoC 侧需要配置 Lane 数、数据速率、虚拟通道和数据类型，并确保 FS/FE 与传感器输出一致。若时序错位，常见现象是图像撕裂、行偏移或整帧丢失。

# 典型 CSI-2 接收端配置（示意）
csi2:
  lanes: 4
  data_rate_mbps: 1600
  virtual_channel: 0
  data_type: 0x2B   # RAW10
  fs_fe_mode: packet
  timeout_ms: 500

# 传感器侧同步
sensor:
  width: 1920
  height: 1080
  fps: 30
  hsync_active: low
  vsync_active: low

对于 GMSL/FPD-Link，配置重点在链路训练与均衡。上电后解串器先做链路锁定，再协商速率与通道映射；若线缆过长或连接器阻抗不匹配，会出现链路锁定失败或误码率升高。工程上常用寄存器读取链路状态、误码计数和信号质量指示。

# 链路状态检查（示意）
link_status : LOCKED
ber         : 1.2e-12
eq_gain     : 0x1A
cable_len_m : 8.5
poc_voltage : 9.0 V
i2c_tunnel  : OK

四、案例与常见误区复盘

案例：某环视项目四路 1080p 摄像头，前视采用 GMSL 同轴 12 m，侧后视采用 FPD-Link 同轴 6 m。调试初期出现左后视偶发花屏。排查发现同轴线屏蔽层接地不良，导致共模噪声进入解串器；重新压接并增加磁环后误码率下降两个数量级，花屏消失。

误区一：把 CSI-2 当成长距传输。CSI-2 设计目标是板内短距，直接拉长排线会引入时钟抖动与串扰，应改用 SerDes。

误区二：忽略 PoC 压降。同轴供电时线缆电阻会造成远端电压下降，摄像头可能反复重启。需按线径和长度核算压降，并留足余量。

误区三：只调图像不查时序。花屏、撕裂往往不是 ISP 问题，而是 FS/FE 与接收端配置不匹配。应先抓取链路层包时序，再动图像参数。

掌握采集链路的关键，是把“协议分层”和“时序对齐”两件事同时看清：CSI-2 负责芯片间高效搬运，LVDS/GMSL/FPD-Link 负责车规线缆可靠传输，而 FS/FE、行同步与时钟恢复共同保证像素被正确重建。只有链路层稳定，后续的拼接与环视显示才有可靠输入。