3. 存储系统基础

在 AURIX 这类面向汽车电子与功能安全的高性能微控制器中，存储系统并不是“外挂的一块内存”，而是由寄存器、缓存、SRAM、Flash、EEPROM 仿真区以及总线互连共同构成的分层体系。理解这些存储介质的类型、易失性、访问速度、擦写特性与可靠性约束，是后续学习启动流程、标定、诊断、数据保持与安全机制的基础。

一、核心原理：易失性与非易失性

存储器最根本的分类维度是“断电后数据是否保留”。易失性存储器（Volatile Memory）在断电后内容丢失，典型代表是寄存器、缓存和 SRAM；非易失性存储器（Non-Volatile Memory）在断电后仍能保持数据，典型代表是 Flash 和 EEPROM。AURIX 内部通常同时集成这两类介质：SRAM 用于运行时高速数据交换，Flash 用于存放程序代码、标定数据和常量，EEPROM 仿真区则用于保存需要频繁更新且掉电不丢的参数。

另一个关键维度是“可写性”与“擦写粒度”。寄存器可以按位或按字随时读写；SRAM 支持字节级随机读写；Flash 通常按页编程、按扇区擦除，写入前必须先擦除；EEPROM 支持字节级擦写，但速度慢、寿命有限。AURIX 中常用“EEPROM 仿真”方式，用 Flash 的若干扇区模拟 EEPROM 行为，通过软件管理擦写均衡与掉电保护。

二、AURIX 存储层次与访问路径

从 CPU 视角看，AURIX 的存储访问呈现明显的层次结构。CPU 首先访问通用寄存器与局部缓存，然后通过总线矩阵访问 SRAM 和 Flash。不同存储介质的访问延迟差异很大：寄存器通常 1 个周期内完成，缓存命中也在数个周期内，SRAM 访问需要数十个周期，而 Flash 访问若未命中缓存或预取，延迟可达上百个周期。因此，AURIX 通过指令缓存、数据缓存和预取机制来掩盖 Flash 延迟。

下图展示了 AURIX 存储系统中各介质的层次关系、易失性以及典型访问方向。图中同时标出“掉电是否保留”和“擦写粒度”两个关键属性，便于建立整体认知。

三、各类存储介质的关键特性与典型用途

寄存器位于 CPU 内部，是程序执行时最直接的操作对象。它们通常按位定义，用于配置外设、控制状态机和传递运算结果。寄存器的读写速度最快，但数量有限，且掉电即失。缓存用于缓解 CPU 与主存之间的速度差，AURIX 中常见指令缓存和数据缓存，命中时无需访问 Flash，从而显著提升实时性。

SRAM 是运行时数据的主要载体，用于堆栈、全局变量、DMA 缓冲区和实时控制数据。SRAM 支持字节级随机访问，读写速度快，但掉电后内容全部丢失。Flash 用于存放程序代码、常量表、标定数据和启动配置，具有非易失性，但写入前必须擦除，且擦除次数有限。EEPROM 仿真区则用于保存需要频繁修改且掉电不丢的参数，例如故障码、里程、自适应学习值等。

四、案例与场景：参数保存与掉电保护

假设一个 AURIX 控制器需要保存“自适应学习值”，该值在运行中可能频繁更新，且要求掉电不丢。若直接写入 Flash，每次写入都需擦除整个扇区，寿命消耗极快；若只放在 SRAM，掉电即丢。工程上通常采用 EEPROM 仿真策略：在 Flash 中划分两个或多个扇区，交替写入，并维护一个递增的序列号。上电时扫描所有扇区，选择序列号最大且校验正确的记录作为有效数据。

/* 伪代码：EEPROM 仿真写入流程 */
1. 读取当前有效扇区与序列号 seq
2. 计算新记录：data + CRC + seq+1
3. 若目标扇区剩余空间不足：
      擦除备用扇区
      将最新记录写入备用扇区
      更新有效扇区指针
   否则：
      直接追加写入当前扇区
4. 写入完成后回读校验 CRC
5. 若校验失败，回滚到上一有效记录

五、常见误区与复盘

• 误区一：把 Flash 当 SRAM 用。Flash 不能按字节随意覆盖写，写入前必须擦除，且擦写寿命有限。频繁写 Flash 会导致扇区提前失效。
• 误区二：忽略缓存一致性。DMA 写入 SRAM 后，若 CPU 缓存中仍有旧数据，可能读到过期值。需要通过缓存无效化或内存屏障保证一致性。
• 误区三：EEPROM 仿真不做掉电保护。若写入过程中掉电，可能同时破坏新旧两个扇区。必须采用“先写备用、再切换指针”的顺序，并配合 CRC。
• 误区四：认为寄存器掉电后会自动恢复。寄存器状态在复位后回到默认值，关键配置必须在启动代码中重新初始化。

复盘时可以用一张检查清单快速核对：数据是否掉电保持？访问速度是否满足实时性？擦写频率是否在寿命预算内？掉电瞬间是否有恢复策略？缓存与 DMA 是否一致？把这些问题与具体存储介质对应起来，就能在 AURIX 存储系统设计中做出更可靠的取舍。