📚 课程目录第1章课程导入

1. 课程导入

在汽车电子控制单元（ECU）中，AURIX 系列微控制器凭借其多核架构、锁步核安全机制和丰富的外设资源，成为动力总成、底盘域控、ADAS 等安全关键场景的主流选择。然而，多核并不等于性能自动提升——如果任务划分不合理、核间通信阻塞、中断优先级配置失当，系统反而会出现抖动增大、实时性下降甚至偶发死锁。本课程的目标，是帮助学习者建立从"单核思维"到"多核实时系统思维"的完整迁移路径。

一、学习目标：从会用到会设计

本课程围绕三个层次展开。第一层是认知层：理解 AURIX 多核的硬件拓扑，包括 TriCore 内核、锁步核、SPU、DMA、GTM 等模块的职责边界。第二层是方法层：掌握任务划分、优先级分配、核间同步、时序分析等实时系统工程方法。第三层是实践层：能够基于 AUTOSAR OS 或直接裸机调度，完成多核任务映射、中断绑定与实时性验证。

学习完成后，你应当能够回答：一个控制任务应该放在哪个核？它和另一个核上的任务如何同步？最坏执行时间（WCET）如何估算？中断延迟是否满足控制周期要求？

二、核心概念：多核实时系统的四个支柱

理解 AURIX 多核任务系统，需要抓住四个核心概念。

任务（Task）与激活模型：任务可以是周期性的、事件触发的或混合型的。AURIX 上常用 AUTOSAR OS 的 Task、ISR、Alarm 机制，也可用裸机的时间片或中断驱动调度。
核间通信（IPC）：包括共享内存、消息队列、自旋锁、核间中断（IPI）等。通信机制的选择直接影响延迟和确定性。
实时性约束：包括截止时间、抖动、响应时间。多核系统中，共享资源竞争会引入不可预测的阻塞。
安全与隔离：AURIX 的锁步核、内存保护单元（MPU）、SMU 等机制，要求任务划分时考虑功能安全等级（ASIL）的隔离。

三、整体框架：从硬件到应用的纵向分层

下图展示了本课程的整体知识框架。底层是 AURIX 多核硬件资源，中间是操作系统与调度层，上层是任务与通信设计，右侧贯穿实时性分析与安全验证。学习路径建议自下而上：先理解硬件能力，再掌握调度机制，最后完成系统级设计。

四、方法流程：多核任务设计的基本步骤

面对一个具体的 AURIX 项目，任务设计通常遵循以下流程：

需求分解：将控制功能拆分为可独立调度的任务单元，明确每个任务的周期、截止时间和输入输出。
核间映射：根据负载、安全等级和通信依赖，将任务分配到不同核。高 ASIL 任务优先放在锁步核上。
优先级分配：采用速率单调（RM）或截止时间单调（DM）方法，确保高优先级任务满足截止时间。
通信设计：选择共享内存、消息队列或 IPI，明确数据所有权和同步点。
时序验证：通过 WCET 分析、响应时间计算和实测抖动，验证系统可调度性。

在 AURIX 上，核间中断（IPI）的延迟通常在微秒级，但共享内存访问若发生缓存一致性问题，延迟可能放大数倍。设计时优先考虑"数据分区"而非"频繁共享"。

五、案例场景：电机控制中的多核任务划分

以一个三相电机控制器为例。系统需要完成电流采样、FOC 算法、PWM 更新、CAN 通信和故障诊断。若全部放在单核，控制周期可能无法压缩到 50μs 以内。合理的多核划分如下：

任务	周期	建议核	关键约束
电流采样与 FOC	50 μs	CPU0（锁步）	硬实时，ASIL-D
PWM 更新	50 μs	CPU0	与 FOC 同步
CAN 通信	1 ms	CPU1	非硬实时，ASIL-B
故障诊断	10 ms	CPU2	安全监控，ASIL-D
标定与调试	事件触发	CPU1	低优先级，可抢占

该划分将硬实时控制集中在 CPU0，通信和诊断分散到其他核，通过共享内存传递电流采样结果和故障标志。核间同步采用 IPI 加自旋锁，确保 FOC 读取的数据一致。

六、常见误区与复盘建议

误区一：核越多越好。 增加核会引入更多共享资源竞争和同步开销，若任务粒度太细，调度开销可能超过计算收益。
误区二：忽略缓存一致性。 AURIX 多核共享 SRAM 时，若未正确使用内存屏障或缓存维护指令，可能读到过期数据。
误区三：优先级分配凭直觉。 多核系统中，优先级反转和链式阻塞更隐蔽，必须用形式化方法验证。
误区四：只测平均延迟，不看最坏情况。 实时系统的正确性取决于最坏响应时间，而非平均值。

复盘时建议记录每次任务迁移后的抖动变化、核间通信延迟和 CPU 负载率。这些数据是后续优化的基础，也是判断系统是否真正满足实时性要求的依据。

七、学习方法建议

本课程强调"理论—工具—实测"闭环。建议学习者：

先通读 AURIX 用户手册中关于多核和中断的章节，建立硬件直觉。
在开发板上完成一个最小多核任务示例，观察核间通信的实际延迟。
使用 Trace32 或类似工具抓取任务切换和中断时序，对比理论分析结果。
每学完一个模块，回到自己的项目场景中尝试应用，并记录差异。

/* 最小多核任务示例：CPU0 发送 IPI，CPU1 响应 */
CPU0:
  write_shared_data(&data);
  memory_barrier();
  send_ipi(CPU1, IPI_CHANNEL_0);

CPU1:
  while (!check_ipi(IPI_CHANNEL_0));
  read_shared_data(&data);
  clear_ipi(IPI_CHANNEL_0);