📚 课程目录第4章中央计算平台硬件基础

4. 中央计算平台硬件基础

中央计算平台的软件架构并不是先画一张分层图再往上堆功能，而是被底层硬件“塑形”的结果。SoC 内部的计算单元划分、MCU 的安全岛位置、异构核之间的通信路径、高速总线的带宽与延迟、存储介质的读写特性、车载网络的拓扑与协议，都会直接决定软件能否满足实时性、确定性与可扩展性。理解这些约束，是架构设计从“理想分层”走向“可落地部署”的关键一步。

一、核心原理：硬件资源边界决定软件部署边界

中央计算平台通常以一颗或多颗高算力 SoC 为核心，配合若干 MCU 构成安全与实时控制底座。SoC 内部往往集成 CPU 集群、GPU、NPU、ISP、DSP 以及各类硬件加速器，形成典型的异构计算格局。软件架构必须回答三个问题：哪些任务放在哪个核上、核间如何通信、通信的时延与带宽是否可预测。

异构计算带来的第一个约束是执行环境不统一。CPU 上可以运行 Linux、QNX、RTOS，NPU 上通常只能通过厂商运行时调用，GPU 上则依赖图形与计算 API。第二个约束是内存视图不统一。不同计算单元可能共享 DDR，也可能拥有独立 SRAM 或本地缓存，缓存一致性域并不覆盖所有核。第三个约束是通信语义不统一。核间可能通过共享内存、Mailbox、RPMSG、PCIe 或高速以太网交互，不同通道的延迟量级差异巨大。

架构设计的第一原则：先确认硬件的“确定性边界”，再决定哪些软件功能可以跨边界组合。跨边界越多，时延抖动越大，功能安全与实时保证越难。

二、硬件约束到软件架构的映射关系

下面这张图展示了从硬件对象到软件架构约束的映射。SoC、MCU、异构核、总线、存储与网络并不是孤立部件，它们分别对软件的任务划分、通信机制、数据路径与部署策略提出要求。

三、方法流程：从硬件清单到软件部署方案

面对具体项目，建议按以下步骤把硬件约束转化为软件架构决策：

梳理硬件资源清单：列出 SoC 型号、核数量与类型、MCU 数量与安全等级、内存容量与带宽、存储介质、总线接口与网络端口。
标注确定性等级：把每个计算单元和通信通道标记为“硬实时”“软实时”“尽力而为”三档，形成确定性地图。
划分软件分区：将功能按实时性、安全等级、算力需求分组，映射到不同核或不同芯片。
定义通信契约：明确跨分区通信的协议、消息格式、时延上限与丢包策略。
验证资源预算：对 CPU 占用、内存带宽、存储 IOPS、网络带宽做量化核算，预留余量。

建议在架构评审时同时展示“硬件资源表”和“软件部署图”，让每个软件模块都能追溯到它所依赖的硬件资源与确定性等级。

四、典型场景：智能座舱与智驾融合平台的部署取舍

以一颗座舱 SoC 加一颗智驾 SoC、外挂一颗安全 MCU 的融合平台为例。座舱 SoC 运行 Linux 与 Android 容器，负责 HMI、多媒体与语音；智驾 SoC 运行 QNX 或实时 Linux，负责感知、规划与控制；安全 MCU 负责车辆控制指令的最终校验与执行。三者之间通过 PCIe 或千兆以太网交互，MCU 与执行器之间通过 CAN-FD 连接。

此时软件架构的关键决策包括：感知结果通过共享内存还是网络传输；控制指令是否必须经过 MCU 二次校验；座舱与智驾之间的数据通道是否需要 QoS 保障；OTA 升级包如何在不影响实时域的前提下分发。这些问题的答案，都取决于硬件提供的带宽、延迟与隔离能力。

五、常见误区与复盘

误区	表现	后果	纠正方式
把 SoC 当成同构多核	所有任务随意调度到任意核	NPU/GPU 任务无法执行或性能骤降	按核类型建立任务亲和性约束
忽视 MCU 的安全岛价值	关键控制逻辑直接放在 SoC 上	功能安全等级不达标，故障无法隔离	安全相关逻辑下沉到 MCU 或安全分区
用平均带宽代替峰值预算	只算日常流量，忽略突发	高峰期总线拥塞，实时任务超时	按峰值加余量做带宽与队列规划
存储按容量选型	忽略写放大与寿命	日志与 OTA 频繁写入导致介质提前失效	评估 IOPS、写放大与掉电保护策略
网络拓扑与软件发现机制脱节	DDS 域跨 VLAN 广播	服务发现不稳定，延迟抖动大	按拓扑规划域划分与组播策略

六、参数化示例：通信通道选择参考

不同通信通道的延迟与带宽量级差异，直接决定软件模块能否跨通道组合。以下参数可作为架构选型的初始参考：

通道类型        典型延迟        典型带宽        适用场景
共享内存        100 ns ~ 1 us   10+ GB/s        同 SoC 内核间大数据传递
Mailbox         1 us ~ 5 us     低              核间控制信号与中断
RPMSG           5 us ~ 20 us    中              异构核间消息传递
PCIe            1 us ~ 10 us    数 GB/s         跨芯片高吞吐数据
千兆以太网      100 us ~ 1 ms   约 1 Gbps       跨域服务通信与诊断
CAN-FD          1 ms ~ 5 ms     约 8 Mbps       实时控制与执行器
LIN             5 ms ~ 20 ms    约 20 kbps      低速车身控制

不要把“能通信”等同于“适合通信”。跨通道组合会引入协议转换、序列化与排队延迟，实时任务应尽量限制在同一条确定性通道内完成闭环。

总结来看，中央计算平台的软件架构必须建立在对 SoC、MCU、异构计算、高速总线、存储与网络硬件的准确理解之上。硬件决定了确定性边界、数据路径与资源上限，软件架构则在这些边界内做最优组合。只有把硬件约束显式地纳入架构决策，才能构建出既满足实时与安全要求、又具备扩展能力的中央计算平台软件系统。