1. 课程导入
欢迎进入《SA8155 Camera Display多媒体链路工程》课程。SA8155是高通面向智能座舱与车载计算场景推出的旗舰级SoC，采用7nm工艺，集成Kryo 485 CPU、Adreno 640 GPU、Hexagon DSP、Spectra ISP、Adreno DPU以及多路Camera/Display接口。它并不是一颗"通用手机芯片的简单车规化"，而是围绕多屏交互、多路摄像头输入、低延迟显示与安全启动等车规需求重新组织的数据通路。理解这一点，是后续所有Camera与Display调试工作的前提。
本课程的核心目标，不是孤立地讲解某个驱动API，而是建立"从Sensor光子到屏幕像素"的完整链路认知。当你在项目中遇到"倒车影像黑屏""多屏不同步""预览卡顿""色彩偏绿"等问题时，如果只盯着某一层代码，往往无法定位。真正高效的工程师，能够沿着链路逐级判断：是Sensor I2C配置失败，是CSI PHY Lane异常，是ISP Pipeline未出帧，是Buffer Queue阻塞，还是DPU图层合成时序错位。本课程将帮助你形成这种端到端的排障思维。
一、SA8155平台的关键硬件资源
SA8155的多媒体能力由多个硬件模块协同完成。Camera侧通常包含4路以上MIPI CSI输入，支持多Sensor并发；Display侧支持多路DPU输出，可驱动仪表、中控、副驾屏与HUD。下表列出与多媒体链路最相关的核心模块及其工程关注点：
| 硬件模块 | 主要职责 | 工程关注点 |
|---|---|---|
| Spectra ISP | RAW图像处理、3A、降噪、色彩校正 | Pipeline配置、帧率、HDR模式 |
| MIPI CSI-2 | 接收Camera高速串行数据 | Lane数、速率、时序、错误计数 |
| Adreno DPU | 多图层合成与显示输出 | Layer绑定、VSync、带宽分配 |
| Hexagon DSP | 图像后处理、CV加速 | Offload策略、内存共享 |
| Camera HAL / Display HAL | 框架与内核之间的抽象层 | Buffer管理、Metadata传递 |
二、Camera与Display多媒体链路的整体框架
下图展示了从物理Sensor到最终屏幕显示的完整信号链与数据流关系。它同时包含Camera输入路径、ISP处理路径、内存Buffer流转以及Display合成输出路径，是后续章节反复引用的"总图"。
三、学习目标与实战路线图
本课程围绕"能看懂、能配置、能调试、能优化"四个层次展开。完成学习后，你应当能够：
- 描述SA8155 Camera与Display子系统的硬件拓扑与软件分层；
- 独立完成Sensor点亮、CSI Lane配置、ISP Pipeline调通；
- 使用V4L2、media-ctl、dmesg等工具定位链路断点；
- 分析Display合成中的图层、带宽与VSync问题；
- 对多屏多摄场景进行延迟与吞吐优化。
实战路线图建议按以下顺序推进：先打通单摄预览，再接入ISP处理，随后完成单屏显示，最后扩展到多摄多屏并发。每一阶段都应有明确的验证手段，例如抓帧、读寄存器、看trace。
四、典型场景与常见误区
在真实项目中，最常见的场景是"倒车影像快速出图"与"仪表中控双屏异显"。前者要求Camera到Display的端到端延迟低于100ms，后者要求两个DPU通道独立合成且互不撕裂。很多初学者会误以为"只要驱动加载成功，画面就应该出来"，但实际上链路中任何一环的时钟、电源、Buffer或同步信号异常，都会导致黑屏、花屏或卡顿。
下面给出一个典型的链路健康检查命令片段，后续章节会逐步展开其含义：
# 查看Camera媒体拓扑
media-ctl -p -d /dev/media0
# 查看CSI错误计数
cat /sys/kernel/debug/cam_csi/err_count
# 查看Display合成状态
cat /sys/kernel/debug/dpu/layer_info
# 抓取内核多媒体日志
dmesg | grep -Ei "csi|isp|dpu|dsi"