3. LIN物理层
LIN总线的物理层看似简单——一根线、一个上拉电阻、若干节点，但它决定了整个网络能否稳定通信。与CAN的双绞差分传输不同，LIN采用单线双向传输，所有节点共享同一根信号线，通过显性电平与隐性电平的区分来表达逻辑0和逻辑1。理解物理层，是排查“通信时好时坏”“节点偶发丢帧”这类问题的根本出发点。
一、单线传输原理与电平定义
LIN总线以蓄电池正极（VBAT）为参考，信号线（LIN Bus）通过主节点内的上拉电阻连接到电源电压。收发器内部的下拉晶体管导通时，把总线拉向地，形成显性电平（Dominant），对应逻辑0；晶体管截止时，总线被上拉电阻拉高，形成隐性电平（Recessive），对应逻辑1。这种“线与”特性意味着只要有一个节点输出显性，总线就是显性，因此显性具有优先权，这也是LIN帧头同步场、间隔场能够被可靠识别的电气基础。
典型12V系统下，隐性电平约为VBAT（8～18V范围内随电源浮动），显性电平接近0V（通常低于VBAT的20%）。收发器判定阈值一般设在0.4×VBAT与0.6×VBAT之间，并带有迟滞，以抑制噪声引起的误翻转。总线速率通常为1～20kbps，常用19200bps与9600bps，速率越低，对分布电容和终端匹配的容忍度越高。
二、收发器结构与信号链
LIN收发器是协议控制器与总线之间的桥梁，内部主要包含三部分：发送驱动级（把TXD逻辑电平转换为总线显性/隐性）、接收比较器（把总线电平还原为RXD逻辑电平）、以及保护与偏置电路（ESD、过压、反接保护、斜率控制）。主节点收发器还额外集成上拉电阻与二极管，从节点则通过串联电阻和二极管接入，避免节点掉电时反向馈电。
收发器的TXD引脚通常接MCU的UART发送端，RXD接UART接收端。由于LIN是单线双向，收发器内部会把自身发送的数据回读（回环）到RXD，使MCU能够检测总线冲突与位错误。斜率控制电路用于限制电平跳变速率，降低EMI；若斜率过慢，高速率下位宽会被压缩，导致采样错误。
三、总线拓扑与终端匹配
LIN总线采用单主多从的线性总线拓扑，所有节点并联在同一根信号线上，总线长度一般不超过40米。主节点位于总线一端，从节点沿总线分布。由于是单线结构，没有差分对，因此对地回流路径和分布参数更敏感。
终端匹配方面，LIN不像CAN那样需要120Ω双端终端电阻。它的“匹配”主要体现在主节点的上拉电阻（典型1kΩ，配合二极管接VBAT）和从节点的串联电阻（典型220Ω，配合二极管）。主上拉电阻决定了隐性电平的上升沿时间常数，与总线分布电容（约100pF/m）共同作用，形成RC充电曲线。若上拉电阻过大或总线电容过大，隐性→显性的恢复会变慢，导致位采样点电平不足。
| 项目 | 典型值 / 要求 | 工程意义 |
|---|---|---|
| 总线速率 | 1～20 kbps，常用 19200 / 9600 bps | 速率越高，对电容与斜率越敏感 |
| 主上拉电阻 | 1 kΩ（配合二极管） | 决定隐性电平建立速度 |
| 从节点串联电阻 | 220 Ω（配合二极管） | 限流、防反接、隔离故障节点 |
| 总线长度 | ≤ 40 m | 过长会增大分布电容与反射 |
| 显性电平 | < 20% VBAT | 保证逻辑0被可靠识别 |
| 隐性电平 | > 80% VBAT | 保证逻辑1与空闲态稳定 |
四、典型场景与排障复盘
某车门模块LIN网络在整车下电后偶发无法唤醒。示波器抓取总线波形发现：空闲时总线电压仅约3.5V，远低于正常隐性电平。进一步排查发现，一个从节点收发器内部下拉管漏电，把总线持续拉低。由于LIN是线与结构，该节点“绑架”了整条总线，主节点无法产生有效隐性电平，所有从节点均无法识别帧头。更换该从节点后恢复正常。
另一个常见误区是忽略地偏移。LIN以本地地为参考，若各节点地电位差异较大（例如大电流负载共地阻抗），收发器判定阈值会整体偏移，造成显性/隐性误判。工程上应保证各节点地线短而粗，必要时采用星形接地或独立回流路径。
掌握LIN物理层，核心是抓住三点：显性优先的线与逻辑、主上拉与从串联的匹配结构、单线对地与分布参数的高度敏感。只有电气层稳定，帧头同步、PID校验、响应传输才有可靠的基础。