4. 基于C2000的GaN半桥驱动硬件设计

GaN HEMT 的开关速度可达传统硅 MOSFET 的数倍，栅极电荷小、阈值电压低、栅极耐压窗口窄（通常 ±6 V 左右），这些特性决定了它不能照搬硅器件的驱动方案。本节围绕半桥拓扑、自举电路、隔离驱动、共源电感抑制以及 C2000 的 PWM 引脚分配与布局要点，给出一套可落地的硬件设计思路。

半桥拓扑与驱动供电结构

半桥由高侧管 QH 与低侧管 QL 串联组成，中点 SW 节点连接电感或变压器。GaN 器件没有体二极管，反向导通依靠沟道，因此死区时间必须精确控制，否则会带来较大的反向导通损耗。驱动供电上，低侧驱动可由 5 V 或 12 V 辅助电源直接供电，高侧驱动则必须依赖自举或隔离电源。下图给出了一种典型的半桥驱动供电与信号连接结构，其中自举电容 Cboot 跨接在 HB 与 SW 之间，为高侧驱动提供浮动电源。

自举电路参数与设计要点

自举电容的取值需要同时满足电荷供给和电压跌落限制。设高侧 GaN 的栅极电荷 Qg 为 6 nC，驱动器静态电流 Iq 为 0.2 mA，开关频率 fsw 为 200 kHz，允许的自举电压跌落 ΔV 为 0.3 V，则自举电容可按以下估算：

Cboot ≥ (Qg + Iq / fsw) / ΔV
      = (6 nC + 0.2 mA / 200 kHz) / 0.3 V
      = (6 nC + 1 nC) / 0.3 V
      ≈ 23.3 nF

实际选取时通常留 3～5 倍余量，可取 100 nF 的 X7R 陶瓷电容，并并联一个 1 μF 的储能电容以降低瞬态压降。自举二极管应选用反向恢复电荷小的肖特基或 SiC 二极管，避免在高频下产生额外损耗。需要注意的是，GaN 半桥若长时间保持高侧常通，自举电容无法刷新，此时应改用隔离电源为高侧供电。

隔离驱动与共源电感抑制

隔离驱动的作用是把 C2000 的参考地与功率地隔开，避免高 dv/dt 通过地环路干扰控制侧。选择隔离驱动器时重点关注 CMTI（共模瞬态抗扰度），GaN 半桥的 SW 节点 dv/dt 可达 50～100 V/ns，因此 CMTI 应不低于 100 V/ns。副边供电建议使用独立的隔离 DC-DC，输出 5 V 或 6 V，并靠近驱动器放置去耦电容。

共源电感是 GaN 应用中最容易被忽视的问题。传统 TO-220 封装中，源极引线电感与栅极回路共享，开关电流在源极电感上产生压降，直接抵消栅极驱动电压，降低开关速度并可能引起振荡。抑制方法包括：采用开尔文源极连接，把栅极回路的源极参考点单独引出；使用低电感封装如 QFN 或 LGA；在 PCB 上让栅极回路面积最小化。下图对比了传统源极连接与开尔文源极连接的电流路径差异。

C2000 PWM 引脚分配与布局要点

C2000 的 EPWM 模块支持互补输出与可编程死区，非常适合驱动半桥。以 F28379D 为例，可将 EPWM1A 配置为高侧驱动、EPWM1B 配置为低侧驱动，通过 DB 子模块设置死区。GaN 的死区通常取 20～50 ns，具体值需结合驱动器传输延迟和器件开关时间确定。配置时注意 EPWM1A 与 EPWM1B 的极性要匹配驱动器的输入逻辑，避免上下管同时导通。

引脚分配上，建议把同一半桥的 PWMH 与 PWML 分配到同一 EPWM 模块的 A/B 通道，这样死区由硬件保证，不依赖软件延时。若使用多相半桥，可分别使用 EPWM1、EPWM2、EPWM3，并让各模块的时基同步。布局方面，栅极驱动回路面积要尽可能小，驱动器尽量靠近 GaN 器件；自举电容紧贴驱动器的 HB 与 SW 引脚；功率地与信号地单点连接，避免大电流流过控制地。去耦电容应放在驱动器电源引脚附近，回路电感控制在几 nH 以内。

综合来看，GaN 半桥驱动硬件的核心在于：用自举或隔离电源解决高侧供电，用高 CMTI 隔离器阻断地环路干扰，用开尔文源极和紧凑布局压制共源电感，再通过 C2000 的 EPWM 互补输出与硬件死区实现精确时序控制。这几项措施相互配合，才能让 GaN 的高速开关优势真正转化为效率与功率密度的提升。